

DP32G003 数据手册

32 位微控制器

Version: 1.01

Action Dynamic Tech.(HK) Trading Co.

深圳市动能世纪科技有限公司

公司地址：深圳市福田区振中路国利大厦1139-1142室

南山分部地址：深圳市南山区打石一路国际创新谷6期B座1111室

电话：0755-82539044

传真：0755-82539160

公司网址：www.dnsj88.com

EMAIL：dnsj@dn-ic.com

邮编：518031

目录

目录.....	2
修订记录.....	5
1. 简介.....	6
1.1 概述.....	6
1.2 产品特性.....	6
2. 选型指南.....	8
3. 芯片结构框图.....	9
4. 引脚定义.....	10
4.1 引脚定义.....	10
4.2 引脚复用功能.....	14
5. 功能描述.....	16
5.1 地址空间映射.....	16
5.2 存储器划分及权限控制.....	16
5.3 中断向量表.....	17
5.4 系统定时器（SYSTICK）.....	18
5.4.1 概述.....	18
5.4.2 特性.....	18
5.4.3 模块结构框图.....	18
5.4.4 功能描述.....	19
5.4.5 寄存器映射.....	19
5.4.6 寄存器描述.....	20
5.5 电源管理.....	21
5.5.1 概述.....	21
5.5.2 特性.....	21
5.5.3 模块结构框图.....	21
5.5.4 功能描述.....	22
5.5.5 寄存器映射.....	23
5.5.6 寄存器描述.....	23
5.6 时钟.....	26
5.6.1 概述.....	26
5.6.2 特性.....	26
5.6.3 模块结构框图.....	27
5.6.4 功能描述.....	27
5.6.5 寄存器映射.....	28
5.6.6 寄存器描述.....	28
5.7 PORTCON.....	32
5.7.1 概述.....	32
5.7.2 特性.....	32
5.7.3 模块结构框图.....	33
5.7.4 功能描述.....	33
5.7.5 寄存器映射.....	36

5.7.6	寄存器描述.....	37
5.8	通用 IO(GPIO).....	42
5.8.1	概述.....	42
5.8.2	特性.....	42
5.8.3	模块结构框图.....	43
5.8.4	功能描述.....	43
5.8.5	寄存器映射.....	45
5.8.6	寄存器描述.....	45
5.9	高级定时器 (TIMERPLUS)	49
5.9.1	概述.....	49
5.9.2	特性.....	49
5.9.3	模块结构框图.....	49
5.9.4	功能描述.....	50
5.9.5	寄存器映射.....	54
5.9.6	寄存器描述.....	54
5.10	独立看门狗时钟 (IWDT)	60
5.10.1	概述.....	60
5.10.2	特性.....	60
5.10.3	模块结构框图.....	61
5.10.4	功能描述.....	61
5.10.5	寄存器映射.....	62
5.10.6	寄存器描述.....	63
5.11	基本脉冲宽度调制发生器 (PWMBASE)	65
5.11.1	概述.....	65
5.11.2	特性.....	65
5.11.3	模块结构框图.....	65
5.11.4	功能描述.....	65
5.11.5	寄存器映射.....	66
5.11.6	寄存器描述.....	67
5.12	高级脉冲宽度调制发生器 (PWMPPLUS)	70
5.12.1	概述.....	70
5.12.2	特性.....	70
5.12.3	模块结构框图.....	71
5.12.4	功能描述.....	71
5.12.5	寄存器映射.....	80
5.12.6	寄存器描述.....	81
5.13	UART 控制器 (UART)	96
5.13.1	概述.....	96
5.13.2	特性.....	96
5.13.3	模块结构框图.....	97
5.13.4	功能描述.....	97
5.13.5	寄存器映射.....	98
5.13.6	寄存器描述.....	99
5.14	SPI 总线控制器 (SPI)	103

5.14.1	概述.....	103
5.14.2	特性.....	103
5.14.3	模块结构框图.....	104
5.14.4	功能描述.....	104
5.14.5	寄存器映射.....	106
5.14.6	寄存器描述.....	106
5.15	IIC 控制器.....	109
5.15.1	概述.....	109
5.15.2	特性.....	109
5.15.3	模块结构框图.....	109
5.15.4	功能描述.....	110
5.15.5	寄存器映射.....	113
5.15.6	寄存器描述.....	113
5.16	模数转换器 (ADC)	116
5.16.1	概述.....	116
5.16.2	特性.....	116
5.16.3	模块结构框图.....	117
5.16.4	功能描述.....	117
5.16.5	寄存器映射.....	118
5.16.6	寄存器描述.....	119
5.17	SPIFLASH_CTRL.....	128
5.17.1	概述.....	128
5.17.2	特性.....	128
5.17.3	模块结构框图.....	129
5.17.4	功能描述.....	129
5.17.5	寄存器映射.....	130
5.17.6	寄存器描述.....	131
5.18	CACHE 控制器.....	134
5.18.1	概述.....	134
5.18.2	特性.....	135
5.18.3	模块结构框图.....	135
5.18.4	功能描述.....	135
5.18.5	寄存器映射.....	135
5.18.6	寄存器描述.....	136

修订记录

版本	日期	作者	备注
1.0			初版
1.01	2021.7.13	吴伟男	更新寄存器，并添加寄存器说明。增加电源管理各模式下表格。

1. 简介

1.1 概述

本产品内嵌 ARM Cortex M0 内核，最高工作频率可达 48MHz，内置高速存储器，丰富的增强型 IO 端口和外设连接到总线。本产品包括 16 路 IO、1 个（9 通道）12 位的 ADC、2 个 16 位的高级定时器，具有输入捕获和周期脉冲输出等功能、1 个 32 位的 IWDG、3 路独立的基本 PWM 波形发生器、3 路独立高级 PWM 波形发生器，支持死区和互补功能、1 个 SPI、1 个 IIC、1 个 UART。

本产品系列工作电压为 2.3V~3.6V，工作温度为-40℃~105℃。多种省电工作模式保证低功耗应用的要求。

本产品提供 QFN20、TSSOP20 的封装形式，后续根据需要还会增加不同的封装形式。

本产品适用于以下应用场合：键盘、鼠标、自拍杆、调光灯等产品。

1.2 产品特性

- 内核与系统
 - 32 位 ARM Cortex M0 处理器内核
 - 最高工作频率为 48MHz
 - 24 位的系统滴嗒定时器
 - 集成嵌套向量中断控制器（NVIC），提供最多 32 个中断
 - 通过 SWD 接口烧录程序
- 存储器
 - 内置至少 64K 字节的 FLASH 存储器作为程序存储区
 - 内置两块共 3K RAM：其中一块 2K 作为数据存储区，另一块 1K 作为 cache 的缓存
 - 具有 CACHE 功能
- 时钟、复位及电源管理
 - 2.3V~3.6V 供电电压
 - 上电/断电复位(POR/PDR)、看门狗复位、片外专用引脚复位（EXTRST）
 - 内置 4~32MHz 高频晶体振荡驱动器

- 内置经出厂调校的 48MHz 的高频 RC 振荡器
- 内置 32KHz 低频 RC 振荡器
- 低功耗
standby mode、sleep mode、stop mode
- SARADC
 - 9 通道 12bit SARADC
 - 采样率可以达到 2.4M
 - 用于电源电压和外部信号采样
- GPIO
 - 最多可达 16 个 IO 口
 - 可配置为以下模式：浮空输入、上拉输入、下拉输入、推挽输出、开漏输出、模拟 IO
 - 灵活的中断配置，可配置为电平触发和边沿触发，电平触发可设置为低电平和高电平，边沿触发可设置为上升沿、下降沿和双边沿
 - 每个 GPIO 都支持按键唤醒功能，可配置为上升沿唤醒和下降沿唤醒
- 通信接口
 - 1 个 SPI 接口，可配置主从模式，可编程时钟极性和相位，主模式速率可配置，最高频率为 $F_{cpu}/4$ ，数据传输顺序可配置，读写数据寄存器独立，支持乒乓传输
 - 1 个 UART 接口
 - 1 个 I2C 接口 支持主模式
- 定时器
 - 2 个 16 位高级定时器，计数时钟支持 1-256 分频，具体定时、计数、输入捕获和周期脉冲输出功能，其中一个支持 HALL 功能
 - 1 个 32 位的独立看门狗定时器
 - 3 路独立的 16 位基本 PWM 波形发生器，计数时钟支持 1-256 分频，支持翻转点中断和周期溢出中断
 - 3 路独立的 16 位高级 PWM 波形发生器，计数时钟支持 1-256 分频，支持死区、互补和刹车功能，支持上升沿计数或下降沿计数，支持边沿对齐或中心对称波形输出，支持初始电平、计数起始电平和输出电平取反可配置，支持翻转点中断、周期溢出中断和特定触发点中断


- 环境
 - 工作温度：-40℃~105℃
 - 保存温度：-50℃~150℃
 - 湿度等级：MSL3
- 封装
 - QFN20、TSSOP20、SOP16
- 应用范围
 - 键盘、鼠标、自拍杆、调光灯等产品

2. 选型指南

表格 2-1DP32G003 系列 MCU 选型表

Part Number	Voltage (V)	FLASH (KB)	RAM (KB)	IO	TIMER (LUS)	PWM (ASE)	PWM (LUS)	IWDT	ADC	UART	SPI	IIC	Package
DP32G003	2.3V~3.6V	64	2+1	15	2	3	3	1	1	1	1	1	QFN20
DP32G003	2.3V~3.6V	64	2+1	15	2	3	3	1	1	1	1	1	TSSOP20

3. 芯片结构框图



4. 引脚定义

4.1 封装形式




图 4.1 TSSOP20 (top view)




图 4.2 SOP16 (top view)




图 4.3 QFN20 (top view)

4.2 引脚复用功能描述

引脚编号	引脚定义	类型	复用功能	描述
	PA0	I/O	SPI0_CLK TIMERP0_IN0 TIMERP0_OUT0 PWMB0_CH0 PWMP0_CH0N	PA0: 数字 GPIO 功能引脚 SPI0_CLK: SPI0 的时钟引脚 TIMERP0_IN0: 高级定时器 0 的输入 0 引脚 TIMERP0_OUT0: 高级定时器 0 的输出 0 引脚 PWMB0_CH0: 基本 PWM0 的通道 0 引脚 PWMP0_CH0N: 高级 PWM0 的通道 0N 引脚
	PA1	I/O	SPI0_MOSI UART0_TX HALL_IN0 PWMP0_CH1N SARADC_CH1	PA1: 数字 GPIO 功能引脚 SPI0_MOSI: SPI0 的主机发送引脚 UART0_TX: 串口 0 的发送引脚 HALL_IN0: 霍尔接口的通道 0 引脚 PWMP0_CH1N: 高级 PWM0 的通道 1N 引脚 SARADC_CH1: SARADC 的通道 1 引脚
	PA2	I/O	SPI0_MISO UART0_RX HALL_IN1 PWMP0_CH2N SARADC_CH0	PA2: 数字 GPIO 功能引脚 SPI0_MISO: SPI0 的主机接收引脚 UART0_RX: 串口 0 的接收引脚 HALL_IN1: 霍尔接口的通道 1 引脚 PWMP0_CH2N: 高级 PWM0 的通道 2N 引脚 SARADC_CH0: SARADC 的通道 0 引脚
	PA3	I/O	IIC0_SDA PWMP0_CH0 XTAH_IN	PA3: 数字 GPIO 功能引脚 IIC0_SDA: IIC0 的数据引脚 PWMP0_CH0: 高级 PWM0 的通道 0 引脚 XTAH_IN: 高频晶振的输入引脚
	PA4	I/O	IIC0_SCL PWMP0_CH1 XTAH_OUT	PA4: 数字 GPIO 功能引脚 IIC0_SCL: IIC0 的时钟引脚 PWMP0_CH1: 高级 PWM0 的通道 1 引脚 XTAH_OUT: 高频晶振的输出引脚
	PA5	I/O	SPI0_SSN TIMERP0_IN1 TIMERP0_OUT1 PWMB0_CH1 PWMP0_CH2 SARADC_CH7	PA5: 数字 GPIO 功能引脚 SPI0_SSN: SPI0 的片选引脚 TIMERP0_IN1: 高级定时器 0 的输入 1 引脚 TIMERP0_OUT1: 高级定时器 0 的输出 1 引脚 PWMB0_CH1: 基本 PWM0 的通道 1 引脚 PWMP0_CH2: 高级 PWM0 的通道 2 引脚 SARADC_CH7: SARADC 的通道 7 引脚

PA6	I/O	IIC0_SDA BRAKE_IN0 SARADC_CH6	PA6: 数字 GPIO 功能引脚 IIC0_SDA: IIC0 的数据引脚 BRAKE_IN0: 刹车输入 0 通道 SARADC_CH6: SARADC 的通道 6 引脚
PA7	I/O	IIC0_SCL BRAKE_IN1 HALL_IN2 SARADC_CH5	PA7: 数字 GPIO 功能引脚 IIC0_SCL: IIC0 的时钟引脚 BRAKE_IN1: 刹车输入 1 通道 HALL_IN2: 霍尔接口的通道 2 引脚 SARADC_CH5: SARADC 的通道 5 引脚
PA8	I/O	UART0_TX TIMERP0_IN0 TIMERP0_OUT0 PWMP0_CH2 PWMP0_CH0N	PA8: 数字 GPIO 功能引脚 UART0_TX: 串口 0 的发送引脚 TIMERP0_IN0: 高级定时器 0 的输入 0 引脚 TIMERP0_OUT0: 高级定时器 0 的输出 0 引脚 PWMP0_CH2: 高级 PWM0 的通道 0 引脚 PWMP0_CH0N: 高级 PWM0 的通道 0N 引脚
PA9	I/O	UART0_RX TIMERP0_IN1 TIMERP0_OUT1 PWMB0_CH2 PWMP0_CH1N SARADC_CH4	PA9: 数字 GPIO 功能引脚 UART0_RX: 串口 0 的接收引脚 TIMERP0_IN1: 高级定时器 0 的输入 1 引脚 TIMERP0_OUT1: 高级定时器 0 的输出 1 引脚 PWMB0_CH2: 基本 PWM0 的通道 2 引脚 PWMP0_CH1N: 高级 PWM0 的通道 1N 引脚 SARADC_CH4: SARADC 的通道 4 引脚
PA10	I/O	SPI0_CLK TIMERP0_IN0 TIMERP0_OUT0 PWMB0_CH0 PWMP0_CH2N	PA10: 数字 GPIO 功能引脚 SPI0_CLK: SPI0 的时钟引脚 TIMERP0_IN0: 高级定时器 0 的输入 0 引脚 TIMERP0_OUT0: 高级定时器 0 的输出 0 引脚 PWMB0_CH0: 基本 PWM0 的通道 0 引脚 PWMP0_CH2N: 高级 PWM0 的通道 2N 引脚
PA11	I/O	SPI0_MOSI TIMERP0_IN1 TIMERP0_OUT1 PWMP0_CH0	PA11: 数字 GPIO 功能引脚 SPI0_MOSI: SPI0 的主机发送引脚 TIMERP0_IN1: 高级定时器 0 的输入 1 引脚 TIMERP0_OUT1: 高级定时器 0 的输出 1 引脚 PWMP0_CH0: 高级 PWM0 的通道 0 引脚
PA12	I/O	SPI0_MISO TIMERP0_IN0 TIMERP0_OUT0 PWMP0_CH1	PA12: 数字 GPIO 功能引脚 SPI0_MISO: SPI0 的主机接收引脚 TIMERP0_IN0: 高级定时器 0 的输入 0 引脚 TIMERP0_OUT0: 高级定时器 0 的输出 0 引脚 PWMP0_CH1: 高级 PWM0 的通道 1 引脚
PA13	I/O	SWCLK PWMP0_CH2	PA13: 数字 GPIO 功能引脚 SWCLK: SW 下载口的时钟引脚

				PWMP0_CH2: 高级 PWM0 的通道 2 引脚
PA14	I/O	SWDIO TIMERP0_IN1 TIMERP0_OUT1 PWMB0_CH1 SARADC_CH3		PA14: 数字 GPIO 功能引脚 SWDIO: SW 下载口的数据引脚 TIMERP0_IN1: 高级定时器 0 的输入 1 引脚 TIMERP0_OUT1: 高级定时器 0 的输出 1 引脚 PWMB0_CH1: 基本 PWM0 的通道 1 引脚 SARADC_CH3: SARADC 的通道 3 引脚
PA15	I/O	SPI0_SSN TIMERP0_IN0 TIMERP0_OUT0 PWMB0_CH2 SARADC_CH2		PA15: 数字 GPIO 功能引脚 SPI0_SSN: SPI0 的片选引脚 TIMERP0_IN0: 高级定时器 0 的输入 0 引脚 TIMERP0_OUT0: 高级定时器 0 的输出 0 引脚 PWMB0_CH2: 基本 PWM0 的通道 2 引脚 SARADC_CH2: SARADC 的通道 2 引脚

4.3 引脚复用功能

引脚名称	SEL000	SEL001	SEL010	SEL011	SEL100	SEL101	SEL111
PA0	GPIOA0	SPI0 _CLK	TIMERP0 _IN0	TIMERP0 _OUT0	PWMB0 _CH0	PWMP0 _CH0N	---
PA1	GPIOA1	SPI0 _MOSI	UART0 _TX	HALL _IN0	PWMP0 _CH1N	---	SARADC _CH1
PA2	GPIOA2	SPI0 _MISO	UART0 _RX	HALL _IN1	PWMP0 _CH2N	---	SARADC _CH0
PA3	GPIOA3	I2C0 _SDA	PWMP0 _CH0	---	---	---	XTAH _IN
PA4	GPIOA4	I2C0 _SCL	PWMP0 _CH1	---	---	---	XTAH _OUT
PA5	GPIOA5	SPI0 _SSN	TIMERP0 _IN1	TIMERP0 _OUT1	PWMB0 _CH1	PWMP0 _CH2	SARADC _CH7
PA6	GPIOA6	I2C0 _SDA	---	BREAK _IN0	---	---	SARADC _CH6
PA7	GPIOA7	I2C0	BREAK	HALL	---	---	SARADC

		_SCL	_IN1	_IN2			_CH5
PA8	GPIOA8	UART0 _TX	TIMERP0 _IN0	TIMERP0 _OUT0	PWMP0 _CH2	PWMP0 _CH0N	---
PA9	GPIOA9	UART0 _RX	TIMERP0 _IN1	TIMERP0 _OUT1	PWMB0 _CH2	PWMP0 _CH1N	SARADC _CH4
PA10	GPIOA10	SPI0 _CLK	TIMERP0 _IN0	TIMERP0 _OUT0	PWMB0 _CH0	PWMP0 _CH2N	---
PA11	GPIOA11	SPI0 _MOSI	TIMERP0 _IN1	TIMERP0 _OUT1	PWMP0 _CH0	---	---
PA12	GPIOA12	SPI0 _MISO	TIMERP0 _IN0	TIMERP0 _OUT0	PWMP0 _CH1	---	---
PA13	GPIOA13	SWCLK	PWMP0 _CH2	---	---	---	---
PA14	GPIOA14	SWDIO	TIMERP0 _IN1	TIMERP0 _OUT1	PWMB0 _CH1	---	SARADC _CH3
PA15	GPIOA15	SPI0 _SSN	TIMERP0 _IN0	TIMERP0 _OUT0	PWMB0 _CH2	---	SARADC _CH2

5. 功能描述

5.1 地址空间映射

DP32G003 控制器为 32 位通用控制器，提供了 4G 字节的寻址空间，如下表所示。数据格式仅支持小端模式，各模块具体寄存器排布及操作说明在后面章节有详细的描述。

起始	结束	模块
存储器		
0x00000000	0x0000FFFF	CACHE CODE
0x20000000	0x200007FF	RAM
0x41000000	0x4100FFFF	FLASH DATA
AHB 总线外设		
0x40000000	0x400007FF	SYSCON
0x40000800	0x40000FFF	PMU
0x40002000	0x400027FF	CACHE
APB1 总线外设		
0x40060000	0x400607FF	GPIOA
0x40067000	0x400677FF	TIMER_PLUS0
0x4006A000	0x4006A7FF	IWDT
0x4006B000	0x4006B7FF	UART0
0x4006F000	0x4006F7FF	FLASH_CTRL
APB2 总线外设		
0x400B0000	0x400B07FF	IO_CONFIG
0x400B1000	0x400B17FF	PWM_BASE0
0x400B4000	0x400B47FF	PWM_PLUS0
0x400B8000	0x400B87FF	SPI0
0x400B9000	0x400B97FF	I2C0
0x400BA000	0x400BA7FF	SARADC0

5.2 存储器划分及权限控制

本芯片具有外置 flash 程序存储器，最大支持 64KB 字节容量和 3K 数据存储器 RAM。

最低 4K 空间支持屏蔽，我司的 boot 程序放在该 4K 空间内，主要用于 trim 值的保存，

上电后读出 trim 值并保存到相应的寄存器中，以及一些 boot 程序函数库等。

3K 的 RAM 在物理上共有两块：一块 1K 的 RAM 作为 CACHE 的缓存区，另一块 2K 的 RAM 作为芯片的数据区。

5.3 中断向量表

中断向量表如下：

表 1 DP32G003 中断向量表

中断源	外设中断
0	UART0_IRQn
1	TIMERPLUS0_IRQn
2	PWMBASE0_IRQn
3	PWMPLUS0_IRQn
4	IIC0_IRQn
5	SARADC_IRQn
6	SPI0_IRQn
7	IWDT_IRQn
8	GPIOA0_IRQn
9	GPIOA1_IRQn
10	GPIOA2_IRQn
11	GPIOA3_IRQn
12	GPIOA4_IRQn
13	GPIOA5_IRQn
14	GPIOA6_IRQn
15	GPIOA7_IRQn
16	GPIOA8_IRQn
17	GPIOA9_IRQn
18	GPIOA10_IRQn
19	GPIOA11_IRQn
20	GPIOA12_IRQn
21	GPIOA13_IRQn
22	GPIOA14_IRQn
23	GPIOA15_IRQn

5.4 系统定时器 (SYSTICK)

5.4.1 概述

Cortex™-M0 核内部提供了一个 24 位系统定时器。该定时器使能后装载当前值寄存器 (SYST_VAL) 内数值并向下递减至 0，并在下个时钟沿重新加载重载寄存器 (SYST_LOAD) 内数值。计数器再次递减至 0 时，计数器状态寄存器 (SYST_CTRL) 中标识位 COUNTFLAG 置位，读该位可清零。

复位后，SYST_VAL 寄存器与 SYST_LOAD 寄存器值均未知，因此使用前需初始化，向 SYST_VAL 写入任意值，清零同时复位状态寄存器，保证装载值为 SYST_LOAD 寄存器中数值。

当 SYST_LOAD 寄存器值为 0 时，重新装载后计时器保持为 0，并停止重新装载。

5.4.2 特性

- 24 位系统定时器
- 递减
- 写清零

5.4.3 模块结构框图




图 5-4-1 Systick 模块结构图

5.4.4 功能描述

该定时器使能后，装载当前值寄存器（SYST_VAL）内数值并向下递减至 0，并在下个时钟重新加载重载寄存器（SYST_LOAD）内数值。计数器再次递减至 0 时，计数器状态寄存器（SYST_CTRL）中的标志位 COUNTFLAG 置位，读该位可清零。

复位后，SYST_VAL 寄存器与 SYST_LOAD 寄存器值均未知，因此使用前需初始化，向 SYST_VAL 写入任意值，清零同时复位状态寄存器，保证装载值为 SYST_LOAD 寄存器中数值。

当 SYST_LOAD 寄存器值为 0 时，重新装载后计时器保持为 0，并停止重新装载。该计数器可用作实时系统的滴答定时器或一个简单的计数器。

SysTick 计数时序图如图 5-4-2 所示。




图 5-4-2 systick 计数时序图

5.4.5 寄存器映射

名称	偏移	类型	复位值	描述
SYSTICK BASE:0xE000E010				
SYST_CTRL	0x00	R/W	0x00	状态寄存器
SYST_LOAD	0x04	R/W	0x00	重载寄存器
SYST_VAL	0x08	R/W	0x00	当前值寄存器

5.4.6 寄存器描述

SYST_CTRL 状态寄存器 (0x00)

位域	名称	类型	复位值	描述
31:17	RESERVED	R	0	保留位
16	COUNTFLAG	R	0	计数器计数到 0, 此位置 1
15:2	RESERVED	R	0	保留位
1	TINKINT	R/W	0	中断使能位 0: 禁能 1: 使能
0	ENABLE	R/W	0	定时器使能位 0: 禁能 1: 使能

SYST_LOAD 重载寄存器 (0x04)

位域	名称	类型	复位值	描述
31:24	RESERVED	R	0	保留位
23:0	RELOAD	R/W	0	计数器计数到 0 加载本寄存器的值, 重新开始计数

SYST_VAL 当前值寄存器 (0x08)

位域	名称	类型	复位值	描述
31:24	RESERVED	R	0	保留位
23:0	VAL	R/W	0	读操作返回当前计数值, 写操作会清零该寄存器, 同时清除 COUNTFLAG 标志位

5.5 电源管理

5.5.1 概述

DP32G003 芯片提供多种低功耗模式满足客户的不同需求。

5.5.2 特性

- 工作电压是 2.3V-3.6V
- ADC 采用单独的电源供电和参考电源
- ADC 内部有一个 1.4V 的参考源
- 上电复位 (POR) 和掉电复位(PDR)
- 外部上电复位引脚
- 低功耗模式有：正常工作模式 (normal)、暂停模式 (standby)、休眠模式 (sleep)、停止模式 (stop)

	STANDBY	SLEEP	STOP
退出模式后是否从原来的下一行代码继续执行	√	√	×
RAM 数据存储唤醒是能保存	√	√	×
NRST 引脚是否工作	√	√	×
低功耗下静态电流	650uA	10.6uA	0.6uA
备注		FLASH 掉电	FLASH 掉电

5.5.3 模块结构框图

5.5.4 功能描述

电源

DP32G003 芯片的工作电压是 2.3V-3.6V。内置电压调节器提供 1.2V 的电源给内部数字电路。为了提高转换精度，ADC 采用单独的电源供电和参考电源，ADC 内部有一个 1.4V 的参考源，内部参考源和外部参考源只能选择一个，如果选择内部参考源，则外部参考引脚必须悬空。

上电复位 (POR) 和掉电复位 (PDR)

当 VDD/VDDA 的电压低于一个规定门限时，器件维持复位状态，而无需外部复位电路。有关上电与掉电复位的电压门限请参考数据手册的电气特性章节内容。

低功耗模式

低功耗模式有：正常工作模式 (normal)、暂停模式 (standby)、休眠模式 (sleep)、停止模式 (stop)。

正常工作模式：芯片完成上电并且 POR 释放后，RCHF 时钟正常产生输出（上电默认时钟频率是 24MHz），数字电路可以正常工作，CPU 开始进行正常取值，程序正常运行。

暂停模式 (standby：数字不掉电，系统时钟停止，用 RCHF 作为唤醒时钟)：在正常工作模式下，当配置 STANDBY_MODE 寄存器为 1 后，芯片进入暂停模式。此时，模拟电路将不发生变化，供电和时钟不变。仅将 CPU 和外设时钟关掉，唤醒电路还是由 RCHF 作为唤醒时钟。STANDBY 模式可通过外部 IO 信号唤醒，PMU 检测到相应信号后，将 STANDBY_MODE 信号清为 0，表示退出暂停模式，回到正常工作模式。该模式下唤醒时间小于 5us。

休眠模式 (sleep：数字不掉电，系统时钟停止)：正常工作模式下，当配置 SLEEP_MODE 寄存器为 1 后，芯片进入休眠模式。此时，模拟电路将功耗消耗比较大的模拟模块全部关闭，只保留 BG、LP_LDO 和 RCLF (32K 时钟)，数字电源域由 LP_LDO 供电，系统时钟由于 RCHF 关闭而停止，此时整个数字电路只有 PMU 和 IWDT 工作在 RCLF 下，其他所有数字电路由于没有时钟而停止。SLEEP 模式可通过外部 IO 信号唤醒，PMU 检测到相应信号后，

将 SLEEP_MODE 信号清为 0，表示退出停止模式，模拟电路检测到 SLEEP_MODE 为 0 后，将主 LDO 打开，并且将 RCHF 打开，从而使得数字电路恢复时钟正常工作。

停止模式（Stop: 1.2V 电源关闭）：正常工作模式下，当配置 STOP_MODE 寄存器为 1 后，芯片进入停止模式。此时，所有的 LDO 全部关闭，所有 1.2V 下数字电路全部掉电，所有的 3.3V 电源域下的模拟模块全部关闭，只保留极少部分的模拟唤醒电路在工作。该模式下只有 IO 可以作为唤醒信号，当外部 IO 唤醒信号到来时，模拟唤醒电路检测到相应唤醒信号后，开启 BG、LDO、RCHF 等所有电路，使芯片重新上电，进入正常工作模式。

此外在正常工作模式下，还可以通过降低系统时钟频率和关闭未用到的外设时钟来降低功耗。

5.5.5 寄存器映射

名称	偏移	类型	复位值	描述
PMU BASE:0x40000800				
LPOW_MD	0x00	R/W	0x00	低功耗模式选择寄存器
LPMD_WKEN	0x04	R/W	0x00	低功耗唤醒源使能寄存器
LPMD_WKST	0x08	R/W	0x00	低功耗唤醒源状态寄存器
TRIM_POW	0x20	R/W	0x00	POW 相关模拟模块 TRIM 寄存器
TRIM_RC	0x24	R/W	0x00	RC 时钟模块 TRIM 寄存器
TRIM_LOCK	0x28	R/W	0x00	TRIM 锁定寄存器

5.5.6 寄存器描述

LPOW_MD 低功耗模式选择寄存器（0x00）

位域	名称	类型	复位值	描述
31:4	RESERVED	R	0	保留位
3	STOP	R/W	0	向该寄存器写 1，芯片进入 STOP 模式 软件写 1，硬件自动清零

2	RESERVED	R/W	0	保留位
1	SLEEP	R/W	0	向该寄存器写 1，芯片进入 SLEEP 模式 软件写 1，硬件自动清零
0	STANDBY	R/W	0	向该寄存器写 1，芯片进入 STANDBY 模式 软件写 1，硬件自动清零

注：芯片从正常工作模式进入低功耗模式，每次只能进入一种低功耗模式，唤醒后将该低功耗模式退出回到正常工作模式，由软件再配置进入另一种低功耗模式。

LPMD_WKEN 低功耗唤醒源使能寄存器 (0x04)

位域	名称	类型	复位值	描述
31:3	RESERVED	R	0	保留位
2	IO_WKEN	R/W	0	低功耗模式下，IO 唤醒使能 0：禁能 1：使能 注 1：具体哪个 IO 具有唤醒功能可通过 PORTA_WKE 寄存器进行配置
1: 0	RESERVED	R	0	预留

LPMD_WKST 低功耗唤醒源状态寄存器 (0x08)

位域	名称	类型	复位值	描述
31:3	RESERVED	R	0	保留位
2	IO_WKST	R/W	0	低功耗模式下，IO 唤醒标志 1：发生 IO 事件唤醒 0：未发生 IO 事件唤醒 硬件置 1，软件写 1 清除
1: 0	RESERVED	R	0	预留

TRIM_POWPOW 相关模拟模块 TRIM 寄存器 (0x20)

位域	名称	类型	复位值	描述
31:25	RESERVED	R	0	保留位
24:23	TRIM_UVF	R/W	0	Uvlo 下降电压选择 00: 2.4V 01: 2.3V 10: 2.1V 11: 2.0V
22	TRIM_HPLD O_H	R/W	0	HPLDO 电压调整到 1.264v 0: 不变 1: 向上调整到 1.264v
21:20	TRIM_LPLD O	R/W	0	LPLDO 电压输出 trim 位 00: 1.1V 01: 1.0V 10: 0.9V 11: 0.8V
19	RESERVED	R	0	保留位
18:16	TRIM_TEMP CO_HPBG	R/W	0	HPBG 温度 trim 位
15:12	TRIM_I_HP	R/W	0	HPBG 电流 trim 位
11:8	TRIM_V_HP	R/W	0	HPBG 电压 trim 位
7:4	TRIM_V_LP	R/W	0	LPBG 电压 trim 位
3:0	TRIM_TEMP CO_LPBG	R/W	0	LPBG 温度 trim 位

该 trim 寄存器值可在芯片上电后 BOOT 程序读取相应数据后直接写入相对应的寄存器中，写入后立刻生效。

TRIM_RCRC 时钟模块 TRIM 寄存器 (0x24)

位域	名称	类型	复位值	描述
----	----	----	-----	----

31	RESERVED	R	0	保留位
30:28	TRIM_CS	R/W	3'b100	RCLF CS trim 位
27:24	TRIM_FINE	R/W	0	RCLF FINE trim 位
23:20	TRIM_N	R/W	0	RCHF N trim 位
19:16	TRIM_P	R/W	0	RCHF P trim 位
15:0	RESERVED	R	0	保留位

该 trim 寄存器值可在芯片上电后 BOOT 程序读取相应数据后直接写入相对应的寄存器中，写入后立刻生效。

TRIM_LOCKTRIM 锁定寄存器 (0x28)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	TRIM_LOCK	W	0	将该寄存器写入 0x55 后, TRIM_POW 和 TRIM_RC 不能被改写, 用于保护对 TRIM 寄存器的误改写。

5.6 时钟

5.6.1 概述

系统管理为整个芯片提供时钟源, 包括系统时钟和所有外围设备时钟。该控制器还可以通过单独的外设时钟的开或关, 时钟源的选择来进行功耗控制。


5.6.2 特性

- 时钟控制
- 每个外设都有单独的开关

5.6.3 模块结构框图

本芯片共有 3 个时钟源：XTAH（4~32MHz 晶体振荡器）、RCHF（24/48MHz RC 振荡器）、RCLF（32KHz RC 振荡器）。

芯片时钟结构图如下：



5.6.4 功能描述

系统时钟可以选择 RCHF 或者分频时钟，分频时钟分频系数从 1 到 32，分频时钟来源如下：RCHF、RCLF、XTAH。

当需要改变 DIV_CLK_SEL 或 SRC_CLK_SEL 寄存器时，需要先将系统时钟切换至 RCHF，然后将该寄存器置为 0，使 DIV_CLK 关闭，最后再改变 DIV_CLK_SEL 或 SRC_CLK_SEL 的值，从而保证时钟的可靠性。

如果使用 XTAH 时，需要将 XTAH 使能，至少需要等待 2ms 再使用。ADC 采样时钟可以选择系统时钟的 1、2、4、8 分频。

通过 IWDt_RST_ST 可以判断出当前复位是上电复位还是 IWDt 复位。

5.6.5 寄存器映射

名称	偏移量	类型	复位值	描述
SYSICON BASE: 0x40000000				
CLK_SEL	0x00	R/W	0	时钟选择寄存器
DIV_CLK_GATE	0x04	R/W	0	分频时钟门控寄存器
DEV_CLK_GATE	0x08	R/W	0	外设时钟门控寄存器
CHIP_RST_ST	0x10	R/W	0	芯片复位状态寄存器
RC_CON	0x100	R/W	0	RC 振荡器时钟控制寄存器
XTAH_CON	0x104	R/W	0	晶振时钟控制寄存器

5.6.6 寄存器描述

CLK_SEL 时钟选择寄存器 (0x00)

位域	名称	类型	复位值	描述
31:12	RESERVED	R	0	保留位
11:10	SARADC_SMP L_CLK_SEL	R/W	0	SARADC 采样时钟选择 00: 系统时钟的 1 分频 01: 系统时钟的 2 分频 10: 系统时钟的 4 分频 11: 系统时钟的 8 分频
9: 7	RESERVED	R	0	保留位
6:4	SRC_CLK_SEL	R/W	0	源时钟 (SRC_CLK) 选择 000: RCHF 001: RCLF 010: XTAH 其他: 保留

3:1	DIV_CLK_SEL	R/W	001	分频时钟 (DIV_CLK) 选择 000: SRC_CLK 的 1 分频 001: SRC_CLK 的 2 分频 010: SRC_CLK 的 4 分频 011: SRC_CLK 的 8 分频 100: SRC_CLK 的 16 分频 101: SRC_CLK 的 32 分频 其他: 保留
0	SYS_CLK_SEL	R/W	0	系统时钟选择 0: RCHF 时钟 1: DIV_CLK 时钟

DIV_CLK_GATE 分频时钟门控寄存器 (0x04)

位域	名称	类型	复位值	描述
31:1	RESERVED	R	0	保留位
0	DIV_CLK_GATE	R/W		分频时钟门控 1: 分频时钟输出 0: 分频时钟禁止 注: 当需要改变 DIV_CLK_SEL 或 SRC_CLK_SEL 寄存器时, 需要先将系统时钟切换至 RCHF, 然后将该寄存器置为 0, 使 DIV_CLK 关闭, 最后再改变 DIV_CLK_SEL 或 SRC_CLK_SEL 的值, 从而保证时钟的可靠性。

DEV_CLK_GATE 外设时钟门控寄存器 (0x08)

位域	名称	类型	复位值	描述
31: 26	RESERVED	R	0	保留位
25	SARADC0_CLK_GATE	R/W	0	SARADC0_CTRL 模块时钟门控
24	RESERVED	R	0	保留位

23	IWDT_CLK_GATE	R/W	0	IWDT 模块时钟门控
22: 21	RESERVED	R	0	保留位
20	PWM_PLUS0_CLK_GATE	R/W	0	PWM_PLUS0 模块时钟门控
19: 18	RESERVED	R	0	保留位
17	PWM_BASE0_CLK_GATE	R/W	0	PWM_BASE0 模块时钟门控
16	RESERVED	R	0	保留位
15	TIMER_PLUS0_CLK_GATE	R/W	0	TIMER_PLUS0 模块时钟门控
14: 11	RESERVED	R	0	保留位
10	SPI0_CLK_GATE	R/W	0	SPI0 模块时钟门控
9: 7	RESERVED	R	0	保留位
6	UART0_CLK_GATE	R/W	0	UART0 模块时钟门控
5	RESERVED	R	0	保留位
4	I2C0_CLK_GATE	R/W	0	I2C0 模块时钟门控
3: 1	RESERVED	R	0	保留位
0	GPIOA_CLK_GATE	R/W	0	GPIOA 模块时钟门控

CHIP_RST_ST 芯片复位状态寄存器 (0x10)

位域	名称	类型	复位值	描述
31:1	RESERVED	R	0	保留位

0	IWDT_RST_S T	R/W	0	IWDT 复位状态标志寄存器 0: 表示没有出现 IWDT 复位 1: 表示出现 IWDT 复位 写 1 清零
---	-----------------	-----	---	--

RC_CON RC 振荡器时钟控制寄存器 (0x100)

位域	名称	类型	复位值	描述
31:10	RESERVED	R	0	保留位
9	TIMER_SRC_ RCLF_EN	R/W	0	将该为配置为 1 时, RCLF 时钟链接到 TIMER_PLUS 端口的 cntsrc_in[1]端, 可用于 RCLF 时钟校准
8	TIMER_SRC_ XTAH_EN	R/W	0	将该为配置为 1 时, XTAH 时钟链接到 TIMER_PLUS 端口的 cntsrc_in[0]端, 可用于 RCHF 时钟校准
7:5	RESERVED	R	0	保留位
4	RCHF_FSEL	R/W	1	RCHF 频率选择控制位 0: 48MHz 1: 24MHz
3:2	RESERVED	R	0	保留位
1	RCLF_EN	R/W	1	RCLF 使能控制位 0: 关闭 RCLF 1: 开启 RCLF
0	RCHF_EN	R/W	1	RCHF 使能控制位 0: 关闭 RCHF 1: 开启 RCHF

XTAH_CON 晶振时钟控制寄存器 (0x104)

位域	名称	类型	复位值	描述
31:1	RESERVED	R	0	保留位
0	XTAH_EN	R/W	0	XTAH 使能 0: 关闭 1: 开启 注: XTAH 使能后, 至少需要等待 2ms 再使用

5.7 PORTCON

5.7.1 概述

端口控制模块主要包括引脚输入使能, 引脚功能配置, IO 口上拉、下拉、推挽、开漏, 引脚唤醒功能, 唤醒边沿, 驱动电流, 上拉电阻可配置。

5.7.2 特性

- 配置 IO 口为特定功能
- 支持上拉、下拉、推挽、开漏配置
- 可以配置引脚的输入使能
- 可以配置引脚唤醒使能
- 引脚唤醒边沿可以配置
- 驱动电流可以配置
- 上拉电阻 32K、40K 和 150K 可以配置

5.7.3 模块结构框图




图 5.8.1 PORTCON 模块结构框图

5.7.4 功能描述

引脚输入使能

本芯片引脚作为输入或需要输入的外设时，需要打开引脚对应输入使能寄存器 (PORTx_IE)，当引脚所在寄存器对应位设置为 1 时，输入使能打开，引脚可获取外部状态。

复用功能选择配置

端口复用通过端口复用寄存器 PORTx_SEL 寄存器实现。当指定位配置为对应值时，引脚功能实现切换。

每个端口可能具备以下功能：

- 通用输入输出接口：引脚作为通用输入输出功能

- 外设接口：将对应引脚切换至指定数字功能，如 TIMER/UART/PWM 等
- 模拟接口：将对应引脚切换至模拟功能，如模数转换器、时钟输入等
- 下载接口：使用仿真器连接下载程序及单步执行
- 晶振接口：可外接外部高频晶振

配置示意图如图 5.8.2 所示。




图 5.8.2 引脚配置示意图

上拉/下拉/推挽/开漏配置

本芯片每个 IO 引脚均可配置为以下模式：

- 上拉输入。
- 下拉输入。
- 推挽输出。
- 开漏输出。

注：在未配置 PORT 端口状态时，上电默认为浮空状态。

作为输入功能使用时，GPIO DIR 寄存器对应位为 0，该状态为上电默认状态。此时可以开启内部上拉和下拉功能，通过配置 PORTx_PU 及 PORTx_PD 寄存器实现，将引脚所对应寄存器指定位配置为 1，即可实现该功能。如图 5.8.3 所示。




图 5.8.3 IO 输入上拉/下拉

作为输出功能使用时，GPIO DIR 寄存器对应位为 1，此时可配置引脚状态为推挽输出或开漏输出，通过配置 PORTx_OD 寄存器实现。作为推挽输出时，PORTx_OD 寄存器对应位为 0，芯片具备拉/灌电流的能力，GPIO DATA 寄存器配置值将反映到对应引脚电平。如图 5.8.4 所示。




图 5.8.4 推挽输出

作为开漏输出时，PORTx_OD 寄存器对应位为 1，芯片只具备灌电流的能力，不具备拉电流能力。GPIO 输出配置为 0 时，对应引脚将输出 0，配置为 1 时，输出高阻。若需要输出 1 时，需要将外部引脚接上拉电阻，通过外部上拉实现高电平输出。示意图如图 5.8.5 所示。




图 5.8.5 开漏输出

引脚唤醒功能

引脚可以配置为唤醒功能，可以在低功耗模式下通过引脚进行唤醒操作，唤醒的边沿可以配置为上升沿唤醒或者低电平唤醒。

驱动电流配置

端口的驱动能力可以配置为以下四种模式：5ma 14ma 22ma 30ma。

上拉电阻配置

上拉电阻可以配置为 32K、40K、150K。

5.7.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
PORT BASE: 0x400B0000					
PORTA_SEL0	0x00	32	R/W	0	PORTA 功能选择寄存器 0
PORTA_SEL1	0x04	32	R/W	0	PORTA 功能选择寄存器 1
PORTA_IE	0x100	32	R/W	0	PORTA 输入使能寄存器
PORTA_PU	0x200	32	R/W	0	PORTA 上拉使能寄存器
PORTA_PD	0x300	32	R/W	0	PORTA 下拉使能寄存器
PORTA_OD	0x400	32	R/W	0	PORTA 开漏使能寄存器
PORTA_WKE	0x500	32	R/W	0	PORTA 唤醒使能寄存器
PORT_CFG	0x600	32	R/W	0	PORT 配置寄存器

5.7.6 寄存器描述

PORTA_SEL0 PORTA 功能选择寄存器 0 (0x00)

位域	名称	类型	复位值	描述
31:28	PORTA7	R/W	0	000: GPIOA7 001: IIC0_SCL 010: BREAK_IN1 011: HALL_IN2 111: SARADC_CH5 其它: 保留
27:24	PORTA6	R/W	0	000: GPIOA6 001: IIC0_SDA 010: 保留 011: BREAK_IN0 111: SARADC_CH6 其它: 保留
23:20	PORTA5	R/W	0	000: GPIOA5 001: SPI0_SSN 010: TIMERP0_IN1 011: TIMERP0_OUT1 100: PWMB0_CH1 101: PWMP0_CH2 111: SARADC_CH7 其它: 保留
19:16	PORTA4	R/W	0	000: GPIOA4 001: IIC0_SCL 010: PWMP0_CH1 111: XTAH_OUT 其它: 保留
15:12	PORTA3	R/W	0	000: GPIOA3 001: IIC0_SDA 010: PWMP0_CH0 111: XTAH_IN 其它: 保留

11:8	PORTA2	R/W	0	000: GPIOA2 001: SPI0_MISO 010: UART0_RX 011: HALL_IN1 100: PWMP0_CH2N 111: SARADC_CH0 其它: 保留
7:4	PORTA1	R/W	0	000: GPIOA1 001: SPI0_MOSI 010: UART0_TX 011: HALL_IN0 100: PWMP0_CH1N 111: SARADC_CH1 其它: 保留
3:0	PORTA0	R/W	0	000: GPIOA0 001: SPI0_CLK 010: TIMERP0_IN0 011: TIMERP0_OUT0 100: PWMB0_CH0 101: PWMP0_CH0N 其它: 保留

PORTA_SEL1 PORTA 功能选择寄存器 1 (0x04)

位域	名称	类型	复位值	描述
31:28	PORTA15	R/W	0	000: GPIOA15 001: SPI0_SSN 010: TIMERP0_IN0 011: TIMERP0_OUT0 100: PWMB0_CH2 111: SARADC_CH2 其它: 保留
27:24	PORTA14	R/W	1	000: GPIOA14 001: SWIO 010: TIMERP0_IN1 011: TIMERP0_OUT1 100: PWMB0_CH1 111: SARADC_CH3 其它: 保留

23:20	PORTA13	R/W	1	000: GPIOA13 001: SWCLK 010: PWMP0_CH2 其它: 保留
19:16	PORTA12	R/W	0	000: GPIOA12 001: SPI0_MISO 010: TIMERP0_IN0 011: TIMERP0_OUT0 100: PWMP0_CH1 其它: 保留
15:12	PORTA11	R/W	0	000: GPIOA11 001: SPI0_MOSI 010: TIMERP0_IN1 011: TIMERP0_OUT1 100: PWMP0_CH0 其它: 保留
11:8	PORTA10	R/W	0	000: GPIOA10 001: SPI0_CLK 010: TIMERP0_IN0 011: TIMERP0_OUT0 100: PWMB0_CH0 101: PWMP0_CH2N 其它: 保留
7:4	PORTA9	R/W	0	000: GPIOA9 001: UART0_RX 010: TIMERP0_IN1 011: TIMERP0_OUT1 100: PWMB0_CH2 101: PWMP0_CH1N 111: SARADC_CH4 其它: 保留
3:0	PORTA8	R/W	0	000: GPIOA8 001: UART0_TX 010: TIMERP0_IN0 011: TIMERP0_OUT0 100: PWMP0_CH2 101: PWMP0_CH0N 其它: 保留

PORTA_IE PORTA 输入使能寄存器 (0x100)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	PORTA_IE	R/W	0x600	PORTA 输入使能寄存器 0: 禁能 1: 使能 (每个 bit 对应 1 个 IO, bit0 对应 A0, bit1 对应 A1)

PORTA_PU PORTA 上拉使能寄存器 (0x200)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	PORTA_PU	R/W	0	PORTA 上拉使能寄存器 0: 禁能 1: 使能 (每个 bit 对应 1 个 IO, bit0 对应 A0, bit1 对应 A1)

PORTA_PD PORTA 下拉使能寄存器 (0x300)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	PORTA_PD	R/W	0	PORTA 下拉使能寄存器 0: 禁能 1: 使能 (每个 bit 对应 1 个 IO, bit0 对应 A0, bit1 对应 A1)

PORTA_OD PORTA 开漏使能寄存器 (0x400)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位

15:0	PORTA_OD	R/W	0	PORTA 开漏使能寄存器 0: 禁能 1: 使能 (每个 bit 对应 1 个 IO, bit0 对应 A0, bit1 对应 A1)
------	----------	-----	---	--

PORTA_WKE PORTA 唤醒使能寄存器 (0x500)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	PORTA_WKE	R/W	0	PORTA 唤醒使能寄存器 0: 禁能 1: 使能 (每个 bit 对应 1 个 IO, bit0 对应 A0, bit1 对应 A1)

PORT_CFG PORT 配置寄存器 (0x600)

位域	名称	类型	复位值	描述
31:12	RESERVED	R	0	保留位
11	PORT_WK_RF	R/W	0	PORT 唤醒功能选择 0: 低电平唤醒 1: 上升沿唤醒
10	PORT_HYS	R/W	0	PORT 输入迟滞等级选择 0: 低输入迟滞 (输入信号大于 0.7VDD 和小于 0.3VDD) 1: 高输入迟滞 (输入信号大于 0.85VDD 和小于 0.15VDD)
9:8	PORT_PUR	R/W	10	PORT 上拉电阻阻值选择 00: 保留 01: 150kΩ 10: 40kΩ 11: 32kΩ

7:4	RESERVED	R	0	保留位
3:2	PORT_DS_SPI FLASH	R/W	0x10	SPIFLASH 的 6 个 PORT 驱动能力选择寄存器 00: 5mA 01: 14mA 10: 22mA 11: 30mA
1:0	PORT_DS	R/W	0x01	PORT 驱动能力选择寄存器 00: 5mA 01: 14mA 10: 22mA 11: 30mA

5.8 通用 IO(GPIO)


5.8.1 概述

通用输入输出模块主要功能包括数据控制、中断控制功能。使用前需使能对应 GPIO 模块时钟。

5.8.2 特性

- 最多 16 个独立 IO
- 每个 IO 具有中断入口
- 中断触发条件可配置，支持电平触发和边沿触发
- 电平触发支持高电平和低电平
- 边沿触发支持上升沿、下降沿和双边沿触发
- 每个 IO 均支持上拉、下拉、推挽、开漏功能

5.8.3 模块结构框图



5.8.4 功能描述

方向控制

除 SWD 引脚外，所有引脚上电后默认状态均为 GPIO 浮空输入（DIR = 0）。

GPIO 方向寄存器（DIRx）用来将每个独立的管脚配置为输入模式或者输出模式：

- 当数据方向设为 0 时，GPIO 对应引脚配置为输入

通过读取相应数据寄存器（DATA）对应位获取指定 GPIO 端口当前状态值

- 当数据方向设为 1 时，GPIO 对应引脚配置为输出

通过向对应端口数据寄存器 (DATA) 对应位写入值改变指定引脚输出, 0 输出低电平, 1 输出高电平。

中断配置和清除

可根据需求将 GPIO 端口对应引脚配置为中断模式, 并通过相关寄存器配置中断极性 & 触发方式。

触发方式分为边沿触发和电平触发两种模式。

- 对于边沿触发中断, 可以设置为上升沿触发, 下降沿触发或双边沿触发。中断发生后, 标志位具备保持特性, 必须通过软件对中断标志位进行清除

- 对于电平触发中断, 当外部引脚输入为指定电平时, 中断发生。当电平翻转后, 中断信号消失, 无需软件进行清除。使用电平触发中断, 需保证外部信号源保持电平稳定, 以便有效中断电平能被端口识别

使用以下寄存器来对产生中断触发方式和极性进行定义:

- GPIO 中断触发方式寄存器 (INTLVLTRG), 用于配置电平触发或边沿触发
- GPIO 中断触发极性寄存器 (INTRISEEN), 用于配置电平或边沿触发极性
- GPIO 中断边沿触发配置寄存器 (INTBE), 选择为边沿触发后, 用于配置单边沿触发或双边沿触发

通过 GPIO 中断使能寄存器 (INTEN) 可以使能或者禁止相应端口对应位中断, GPIO 原始中断状态 (INTRAWSTAUS) 不受使能位影响。当产生中断时, 可以在 GPIO 原始中断状态 (RAWINTSTAUS) 获取中断信号的状态。当中断使能寄存器 (INTEN) 对应位为 1 时, 中断状态 (INTSTAUS) 寄存器可读取到对应中断信号, 且中断信号会进入中断配置模块及 NVIC 模块, 执行中断程序。

通过写 1 到 GPIO 中断清除寄存器 (INTCLR) 指定位可以清除相应位中断。

5.8.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
GPIOA BASE: 0x40060000					
GPIODATA	0x00	GPIO_WIDTH	R/W	0	数据寄存器
GPIODIR	0x04	GPIO_WIDTH	R/W	0	方向设置寄存器
INTLVLTRG	0x08	GPIO_WIDTH	R/W	0	中断检测方式寄存器
INTBE	0x0c	GPIO_WIDTH	R/W	0	沿触发方式寄存器
INTRISEEN	0x10	GPIO_WIDTH	R/W	0	中断事件方式寄存器
INTEN	0x14	GPIO_WIDTH	R/W	0	中断使能寄存器
INTRAWST AUS	0x18	GPIO_WIDTH	R	0	中断原始状态寄存器
INTSTAUS	0x1c	GPIO_WIDTH	R	0	中断状态寄存器
INTCLR	0x20	GPIO_WIDTH	W	0	沿触发中断清除寄存器

GPIOA 的 GPIO_WIDTH 为 16。

5.8.6 寄存器描述

GPIODATA 数据寄存器 (0x00)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	GPIODATA	R/W	0	数据寄存器

GPIODIR 方向设置寄存器 (0x04)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位

GPIO_WIDTH	GPDIR	R/W	0	设置 GPIO 管脚方向： 1: 设置相应位的 GPIO 管脚为输出管脚 0: 设置相应位的 GPIO 管脚为输入管脚
------------	-------	-----	---	---

INTLVLTRG 中断检测方式寄存器 (0x08)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	INTLVLTRG	R/W	0	设置 GPIO 管脚中断敏感条件： 1: 设置相应位的 GPIO 管脚为电平检测 0: 设置相应位的 GPIO 管脚为沿检测

INTBE 沿触发方式寄存器 (0x0C)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	INTBE	R/W	0	设置 GPIO 管脚沿触发方式： 1: 设置相应位的 GPIO 管脚为双沿触发中断，即上升沿和下降沿都会触发中断 0: 设置相应位的 GPIO 管脚为单沿触发中断，由 INTRISEEN 寄存器相应位确定是上升沿/下降沿触发

INTRISEEN 中断事件方式寄存器 (0x10)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位

GPIO_WIDTH	INTRISEEN	R/W	0	设置 GPIO 管脚中断事件方式： 1: 设置相应位的 GPIO 管脚为上升沿/高电平触发中断 0: 设置相应位的 GPIO 管脚为下降沿/低电平触发中断
------------	-----------	-----	---	---

INTEN 中断使能寄存器 (0x14)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	INTEN	R/W	0	设置 GPIO 管脚中断使能： 1: 设置相应位的 GPIO 管脚中断使能 0: 设置相应位的 GPIO 管脚中断禁止

INTRAWSTAUS 中断原始状态寄存器 (0x18)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	INTRAWSTAUS	R	0	当 GPIO 被配置为输入模式时，根据设置的触发条件产生中断标志，不受中断使能寄存器的影响。由硬件置位，软件向 GPIOIC 写 1 清除。 1: 表示检测到相应位的 GPIO 中断触发条件(原始，掩码之前) 0: 表示没有检测到相应位的 GPIO 中断触发条件

INTSTAUS 中断状态寄存器 (0x1C)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位

GPIO_WIDTH	INTSTAUS	R	0	<p>当 GPIO 被配置为输入模式，且相应位的中断被使能时，根据设置的触发条件产生中断标志。由硬件置位，软件向 GPIOIC 写 1 清除。</p> <p>1: 表示检测到相应位的 GPIO 管脚产生的中断(掩码之后)</p> <p>0: 表示没有检测到相应位的 GPIO 管脚产生的中断</p>
------------	----------	---	---	---

INTCLR 沿触发中断清除寄存器 (0x20)

位域	名称	类型	复位值	描述
31:GPIO_WIDTH	RESERVED	RO	0	保留位
GPIO_WIDTH	INTCLR	W	0	<p>写 1: 清除相应位 GPIO 管脚沿触发中断标志 INTRAWSTAUS 和 INTSTAUS。清除中断标志后，INTCLR 相应位硬件自动恢复为 0。</p> <p>写 0: 没有影响。</p> <p>对该寄存器进行读操作，返回值为 0。</p>

5.9 高级定时器 (TIMERPLUS)


5.9.1 概述

高级定时器模块具备定时、计数、捕捉、HALL、周期脉冲输出等功能，具有一个 8 位预分频器，支持中断，2 个独立的 16 位的定时器 (HIGH 和 LOW)，使用前需要使能高级定时器模块时钟。

5.9.2 特性

- 2 个独立的 16bit 计数器 (HIGH 和 LOW)
- 8 位预分频
- 支持多种中断
- 两个定时器都具有定时、计数、输入捕捉和周期脉冲输出功能
- LOW 计数器支持 HALL 功能
- 支持计数时钟选择
- 两个定时器具有各自的目标值影子寄存器，新的目标值将下周期生效

5.9.3 模块结构框图




5.9.4 功能描述


计数时钟源选择与预分频

内部两个定时器都可以分别选择计数时钟源，并且共用一个预分频器。

计数器计数时钟源选择示意图如下：



预分频只用于 pclk，示意图如下：



定时模式

基本定时器作为独立的两个 16 位定时器时，向上计数，计数源为系统时钟 Sys。


定时时长 Tout 计算公式如下：

$$T_{out} = (T_{pre} + 1) * (T_{load} + 1) / Sys。$$

注：Tpre 为分频系数，Tload 为装载值的高 16 位或者低 16 位，Sys 为系统时钟。

定时模式下可以配置周期脉冲输出到引脚上，可以作为简单的方波输出。

在定时器工作过程中，修改周期值，不会立即生效，而是在周期结束后下一周期生效。




其中，count_clk 为计数器的计数时钟，goal 为 CPU 配置的目标值，goal_shadow 为影子寄存器值，count 为计数值，pulse_out 为周期脉冲输出的原值，timer_to 为计数值达到目标值时的标志信号。

计数模式


定时器配置为计数模式后，计数时钟只能选择 pclk 预分频后的时钟，信号有效沿可以选择上升沿、下降沿、双边沿。

上升沿有效：




其中计数模式下采用 pclk 为计数器的计数时钟，timer_in 为外部输入信号，count 为计数值，timer_pr 为检测到 timer_in 上升沿标志信号。

下降沿有效：



其中 pclk 为计数器的计数时钟，timer_in 为外部输入信号，count 为计数值，timer_pf 为检测到 timer_in 下降沿标志信号。


双沿有效：



其中 pclk 为计数器的计数时钟，timer_in 为外部输入信号，count 为计数值，timer_pr 为检测到 timer_in 上升沿标志信号，timer_pf 为检测到 timer_in 下降沿标志信号。


输入捕获模式

上升沿有效：




其中 count_clk 为计数器的计数时钟，timer_in 为外部输入信号，count 为计数值，timer_pr 为检测到 timer_in 上升沿标志信号，cval 为捕获的计数器计数值。

下降沿有效：



其中 `count_clk` 为计数器的计数时钟, `timer_in` 为外部输入信号, `count` 为计数值, `timer_pf` 为检测到 `timer_in` 下降沿标志信号, `cval` 为捕获的计数器计数值。


双沿有效:



其中 `count_clk` 为计数器的计数时钟, `timer_in` 为外部输入信号, `count` 为计数值, `timer_pr` 为检测到 `timer_in` 上升沿标志信号, `timer_pf` 为检测到 `timer_in` 下降沿标志信号, `cval` 为捕获的计数器计数值。

HALL 模式

只有 LOW 定时器具有 HALL 模式, 可用于霍尔信号采集。



其中 hall0、hall1 和 hall2 为三路输入的 HALL 信号，电路每检测到上升沿和下降沿都会将计数器清零，并且将清零前的计数值保存到 low_cval 寄存器中，同时会产生各个 HALL 信号的上升沿或下降沿标志信号。

5.9.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
TIMERPLUS BASE: 0x40067000					
TIMERPLUS_EN	0x00	32	R/W	0	TIMERPLUS 使能寄存器
TIMERPLUS_DIV	0x04	32	R/W	0	TIMERPLUS 计数时钟预分频寄存器
TIMERPLUS_CTR	0x08	32	R/W	0	TIMERPLUS 配置寄存器
TIMERPLUS_IE	0x10	32	R/W	0	TIMERPLUS 中断使能寄存器
TIMERPLUS_IF	0x14	32	R/W	0	TIMERPLUS 中断状态寄存器
HIGH_PERIOD	0x20	32	R/W	0	TIMERPLUS HIGH 目标配置寄存器
HIGH_CNT	0x24	32	R	0	TIMERPLUS HIGH 当前计数值寄存器
HIGH_CVAL	0x28	32	R	0	TIMERPLUS HIGH 捕获值寄存器
LOW_PERIOD	0x30	32	R/W	0	TIMERPLUS LOW 目标配置寄存器
LOW_CNT	0x34	32	R	0	TIMERPLUS LOW 当前计数值寄存器
LOW_CVAL	0x38	32	R	0	TIMERPLUS HIGH 捕获值寄存器
HALL_VAL	0x40	32	R	0	HALL 信号原始值寄存器

5.9.6 寄存器描述

TIMERPLUS_EN TIMERPLUS 使能寄存器 (0x00)

位域	名称	类型	复位值	描述
31:2	RESERVED	R	0	保留位
1	TIMERPLUS_HIGH_EN	R/W	0	TIMERPLUS 高 16bit 定时器使能寄存器 0: 禁能 1: 使能

0	TIMERPLUS_ LOW_EN	R/W	0	TIMERPLUS 低 16bit 定时器使能寄存器 0: 禁能 1: 使能
---	----------------------	-----	---	---

TIMERPLUS_DIV TIMERPLUS 计数时钟预分频寄存器 (0x04)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7: 0	TIMERPLUS _DIV	R/W	0	TIMERPLUS 计数时钟分频寄存器 0x00: 表示 1 分频 0x01: 表示 2 分频 0xff: 表示 256 分频

TIMERPLUS_CTR TIMERPLUS 配置寄存器 (0x08)

位域	名称	类型	复位值	描述
31:24	RESERVED	R	0	保留
23	HIGH_PO_M D	R/W	0	TIMER HIGH 周期脉冲输出使能 0: 输出关闭 1: 输出使能
22:21	HIGH_EXT_ EDGE	R/W	0	TIMER HIGH 计数模式或输入捕获模式输入信号有效沿选择 00: 上升沿有效 01: 下降沿有效 10: 上升沿或下降沿有效 11: 保留
20	HIGH_EXT_ SEL	R/W	0	TIMER HIGH 计数模式或输入捕获模式输入信号选择 0: timer_in0 1: timer_in1

19:18	HIGH_CLKSEL	R/W	0	TIMER HIGH 计数时钟源选择 00: PCLK/PREDIV (选择 pclk 预分频后的时钟) 01: CNTSRC0 10: CNTSRC1 11: 保留
17:16	HIGH_MODE	R/W	0	TIMER HIGH 工作模式寄存器 00: 定时模式 (可产生周期脉冲输出信号) 01: 计数模式 (计数时钟只能选择 pclk) 10: 输入捕获模式 11: 保留
15:8	RESERVED	R	0	保留
7	LOW_PERIOD	R/W	0	TIMER LOW 周期脉冲输出使能 0: 输出关闭 1: 输出使能
6:5	LOW_EXT_EDGE	R/W	0	TIMER LOW 计数模式或输入捕获模式输入信号有效沿选择 00: 上升沿有效 01: 下降沿有效 10: 上升沿或下降沿有效 11: 保留
4	LOW_EXT_SEL	R/W	0	TIMER LOW 计数模式或输入捕获模式输入信号选择 0: timer_in0 1: timer_in1
3:2	LOW_CLKSEL	R/W	0	TIMER LOW 计数时钟源选择 00: PCLK/PREDIV (选择 pclk 预分频后的时钟) 01: CNTSRC0 10: CNTSRC1 11: 保留
1:0	LOW_MODE	R/W	0	TIMER LOW 工作模式寄存器 00: 定时模式 (可产生周期脉冲输出信号) 01: 计数模式 (计数时钟只能选择 pclk) 10: 输入捕获模式 11: HALL 模式

TIMERPLUS_IE TIMERPLUS 中断使能寄存器 (0x10)

位域	名称	类型	复位值	描述
31:22	RESERVED	R	0	保留位
21	HALL2_F_IE	R/W	0	HALL2 下降沿中断使能
20	HALL2_R_IE	R/W	0	HALL2 上升沿中断使能
19	HALL1_F_IE	R/W	0	HALL1 下降沿中断使能
18	HALL1_R_IE	R/W	0	HALL1 上升沿中断使能
17	HALL0_F_IE	R/W	0	HALL0 下降沿中断使能
16	HALL0_R_IE	R/W	0	HALL0 上升沿中断使能
15:11	RESERVED	R	0	保留位
10	HIGH_PF_IE	R/W	0	TIMERPLUS HIGH 输入脉冲下降沿中断使能
9	HIGH_PR_IE	R/W	0	TIMERPLUS HIGH 输入脉冲上升沿中断使能
8	HIGH_TO_IE	R/W	0	TIMERPLUS HIGH 达到目标值中断使能
7:3	RESERVED	R	0	保留位
2	LOW_PF_IE	R/W	0	TIMERPLUS LOW 输入脉冲下降沿中断使能
1	LOW_PR_IE	R/W	0	TIMERPLUS LOW 输入脉冲上升沿中断使能
0	LOW_TO_IE	R/W	0	TIMERPLUS LOW 达到目标值中断使能

TIMERPLUS_IF TIMERPLUS 中断状态寄存器 (0x14)

位域	名称	类型	复位值	描述
31:22	RESERVED	R	0	保留位
21	HALL2_F_IF	R/W	0	HALL2 下降沿中断状态 写 1 清零

20	HALL2_R_IF	R/W	0	HALL2 上升沿中断状态 写 1 清零
19	HALL1_F_IF	R/W	0	HALL1 下降沿中断状态 写 1 清零
18	HALL1_R_IF	R/W	0	HALL1 上升沿中断状态 写 1 清零
17	HALL0_F_IF	R/W	0	HALL0 下降沿中断状态 写 1 清零
16	HALL0_R_IF	R/W	0	HALL0 上升沿中断状态 写 1 清零
15:11	RESERVED	R	0	保留位
10	HIGH_PF_IF	R/W	0	TIMERPLUS HIGH 输入脉冲下降沿中断状态 写 1 清零
9	HIGH_PR_IF	R/W	0	TIMERPLUS HIGH 输入脉冲上升沿中断状态 写 1 清零
8	HIGH_TO_IF	R/W	0	TIMERPLUS HIGH 达到目标值中断状态 写 1 清零
7:3	RESERVED	R	0	保留位
2	LOW_PF_IF	R/W	0	TIMERPLUS LOW 输入脉冲下降沿中断状态 写 1 清零
1	LOW_PR_IF	R/W	0	TIMERPLUS LOW 输入脉冲上升沿中断状态 写 1 清零
0	LOW_TO_IF	R/W	0	TIMERPLUS LOW 达到目标值中断状态 写 1 清零

TIMERPLUS_HIGH_PERIOD TIMERPLUS HIGH 目标配置寄存器 (0x20)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	HIGH_PERIOD	R/W	0	TIMERPLUS HIGH 定时器目标配置寄存器 当高 16bit 计数器向上计数达到该设定值后, 会产生相应状态信号

TIMERPLUS_HIGH_CNT TIMERPLUS HIGH 当前计数值寄存器 (0x24)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	HIGH_CNT	R	0	TIMERPLUS HIGH 定时器当前计数值

TIMERPLUS_HIGH_CVAL TIMERPLUS HIGH 捕获值寄存器 (0x28)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	HIGH_CVAL	R	0	TIMERPLUS HIGH 捕获值计数值

TIMERPLUS_LOW_PERIOD TIMERPLUS LOW 目标配置寄存器 (0x30)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	LOW_PERIOD	R/W	0	TIMERPLUS LOW 定时器目标配置寄存器 当低 16bit 计数器向上计数达到该设定值后, 会产生相应状态信号

TIMERPLUS_LOW_CNT TIMERPLUS LOW 当前计数值寄存器 (0x34)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	LOW_CNT	R	0	TIMERPLUS LOW 定时器当前计数值

TIMERPLUS_LOW_CVAL TIMERPLUS HIGH 捕获值寄存器 (0x38)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位

15:0	LOW_CVAL	R	0	TIMERPLUS LOW 捕获值计数值
------	----------	---	---	----------------------

HALL_VAL HALL 信号原始值寄存器 (0x40)

位域	名称	类型	复位值	描述
31:3	RESERVED	R	0	保留位
2	HALL2_VAL	R	0	HALL2 的原始信号电平
1	HALL1_VAL	R	0	HALL1 的原始信号电平
0	HALL0_VAL	R	0	HALL0 的原始信号电平

5.10 独立看门狗时钟 (IWDT)


5.10.1 概述

独立看门狗定时器 (IWDT) 主要用于控制程序流程正确，在程序流长时间未按既定流程执行指定程序的情况下复位芯片。使用前需使能对应 IWDT 模块时钟。

5.10.2 特性


- 产生计数器溢出复位信号，复位信号使能可配
- 具有 32 位计数位宽，可配置灵活、宽范围的溢出周期
- 具有中断功能
- 具有喂狗功能

5.10.3 模块结构框图



5.10.4 功能描述


中断模式



- 1) 软件首先设置计数初值和参数，之后启动 IWDT 计数（T1 时刻，IWDTEN 有效）。
- 2) IWDTEN 有效后，在 pclk 上升沿（T2 时刻），装载初值。开始递减计数，每一个 pclk 时钟沿减 1，计数值为 0（T4 时刻）后继续重置为 Load 后计数。
- 3) T4 时刻，当 IWDTValue 递减为 0 时，IWDTIS 寄存器的 Watchdog Interrupt 位被硬件置 1，向系统输出 IWDT_int 中断信号。
- 4) CPU 接收到 IWDT_int 中断后，进行中断处理，软件清除中断（T5 时刻）。

5) 软件设置 IWDTEN 为 0 (T6 时刻), 则停止计数。

复位模式



1) 软件首先设置计数初值和参数, 之后启动 IWDTRST 计数 (T1 时刻, IWDTRST 有效)。

2) IWDTRST 有效后, 在 pclk 上升沿 (T2 时刻), 装载初值。开始递减计数, 每一个 pclk 时钟沿减 1, 计数值为 0(T3 时刻) 后继续重置为 Load 后计数。

3) T3 时刻, 当 IWDTRST 递减为 0 时, IWDTRST 寄存器的 Watchdog Interrupt 位被硬件置 1, 向系统输出 IWDTRST_int 中断信号。

4) IWDTRST_int 中断信号产生 (T3 时刻) 后, 如果一直没有得到响应, 那么当 IWDTRST 再次计数到 0(T4 时刻), 如果 IWDTRSTControl 寄存器中 RSTEN 位为 1 时(图中所示), IWDTRST_rst 信号有效, 否则当 RSTEN 为 0 时, IWDTRST_rst 信号无效。IWDTRST_rst 有效时可用于产生系统复位。

5) 如果 IWDTRST_rst 信号产生后, 未发生系统复位, 则通过清除 IWDTRST 中断标志, 可以清除 IWDTRST_rst 信号, 如图所示 T5 时刻 CPU 清中断, IWDTRST_int 和 IWDTRST_rst 信号同时无效。

5.10.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
IWDTRST	BASE: 0x4006A000				
IWDTRST_LOAD	0x00	32	R/W	0	IWDTRST 初值寄存器

IWDTVALUE	0x04	32	R	0	IWDT 当前计数值寄存器
IWDTCTRL	0x08	32	R/W	0	IWDT 控制寄存器
IWDTIF	0x0C	32	R/W	0	IWDT 中断状态寄存器
IWDTFEED	0x10	32	R/W	0	IWDT 喂狗寄存器

5.10.6 寄存器描述

IWDTLOAD IWDT 初值寄存器 (0x00)

位域	名称	类型	复位值	描述
31:0	IWDTLOAD	R/W	0	包含 IWDT 计数器的初始值。 IWDT 启动时，计数器自动装载 IWDTLOAD 值，开始递减计数。当计数器值计到 0 时，产生中断，将 IWDTLOAD 寄存器中的值再次装载到计数器中，继续计数。再次计数到 0 时，如果中断状态未清除，则会产生复位。 IWDT 启动后设置 IWDTLOAD 寄存器无效。

IWDTVALUE IWDT 当前计数值寄存器 (0x04)

位域	名称	类型	复位值	描述
31:0	IWDTVALUE	R	0	该寄存器为只读寄存器，复位值为 0。读该寄存器时，返回计数器的当前计数值。

IWDTCTRL IWDT 控制寄存器 (0x08)

位域	名称	类型	复位值	描述
31:2	RESERVED	RO	0	保留位
1	RSTEN	R/W	0	IWDT 复位输出使能位 1: 使能复位 0: 禁止复位
0	IWDTEN	R/W	0	IWDT 启动位 1: 启动 IWDT 计数 0: 停止计数

IWDTIF IWDT 中断状态寄存器 (0x0C)

位域	名称	类型	复位值	描述
31:1	RESERVED	RO	0	保留位
0	IWDT_IF	R/W	0	IWDT 中断状态位, 高有效 硬件置位, 软件写 0 清除, 写 1 无效

IWDTFEED IWDT 喂狗寄存器 (0x10)

位域	名称	类型	复位值	描述
31:8	RESERVED	RO	0	保留位
7:0	FEED	R/W	0	IWDT 重启计数器寄存器 向该寄存器写入 0x55 后会重启 IWDT 计数器 (喂狗操作)

5.11 基本脉冲宽度调制发生器 (PWMBASE)


5.11.1 概述

PWMBASE 模块提供 3 路 (CH0、CH1、CH2) 独立通道，支持预分频功能，支持输出电平翻转，支持到达翻转点中断和周期结束中断。使用 PWMBASE 模块之前需要使能 PWMBASE 时钟。

5.11.2 特性

- 3 个 16bit PWM，可输出不同占空比的 PWM 波形
- 8bit 预分频计数器
- 输出电平翻转
- 支持到达翻转点中断和周期结束中断

5.11.3 模块结构框图



5.11.4 功能描述

使用流程

- PWMBASE 时钟使能
- PORT 端口配置为 PWMBASE 功能

- 配置预分频 (PWMBASE_DIV) 寄存器
- 配置输出翻转 (PWMBASE_CON) 寄存器
- 配置中断使能 (PWMBASE_INT_EN) 寄存器
- 配置周期 (PWMBASEx_PERIOD) 和翻转点 (PWMBASEx_CHx_COMP) 寄存器
- 如果配置了中断, 使能 PWMBASE 中断
- 配置波形输出使能 (PWMBASE_CON) 寄存器
- 配置 PWMBASE 使能位 (PWMBASE_EN), 开启 PWMBASE

5.11.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
PWMBASE BASE: 0x400B1000					
PWMBASE_EN	0x00	32	R/W	0	PWMBASE 使能寄存器
PWMBASE_DIV	0x04	32	R/W	0	PWMBASE 时钟预分频寄存器
PWMBASE_CON	0x08	32	R/W	0	PWMBASE 输出配置寄存器
PWMBASE_PERIOD	0x0C	32	R/W	0	PWMBASE 周期配置寄存器
PWMBASE_IE	0x10	32	R/W	0	PWMBASE 中断使能寄存器
PWMBASE_IF	0x14	32	R/W	0	PWMBASE 中断状态寄存器
PWMBASE_CNT	0x18	32	R/W	0	PWMBASE 当前计数值寄存器
PWMBASE_CH0_COMP	0x20	32	R/W	0	PWMBASE 通道 0 翻转点配置寄存器
PWMBASE_CH1_COMP	0x30	32	R/W	0	PWMBASE 通道 1 翻转点配置寄存器
PWMBASE_CH2_COMP	0x40	32	R/W	0	PWMBASE 通道 2 翻转点配置寄存器

5.11.6 寄存器描述

PWMBASE_EN PWMBASE 使能寄存器 (0x00)

位域	名称	类型	复位值	描述
31:1	RESERVED	R	0	保留位
0	COUNTER_EN	R/W	0	PWMBASE 计数器使能寄存器 当该位配置为 1，则表示计数器开始计数，CH0/CH1/CH2 按照事先配置好的周期值、比较值产生相应通道的 PWM 输出波形。 当该位配置为 0，则表示停止计数器计数，当计满一个完整计数周期后输出波形电平恢复到初始 0 电平状态

PWMBASE_DIV PWMBASE 时钟预分频寄存器 (0x04)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7: 0	PWMBASE_DIV	R/W	0	PWMBASE 计数时钟预分频寄存器 0x00: 表示 1 分频 0x01: 表示 2 分频 0x02: 表示 3 分频 0xff: 表示 256 分频

PWM_CON PWMBASE 输出配置寄存器 (0x08)

位域	名称	类型	复位值	描述
31:7	RESERVED	R	0	保留位
6	CH2_OE	R/W	0	CH2 通道波形输出使能 0: 输出关闭，管脚上为高阻状态 1: 输出 CH2 方波

5	CH1_OE	R/W	0	CH1 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH1 方波
4	CH0_OE	R/W	0	CH0 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH0 方波
3	REVERSED	RO	0	保留位
2	CH2_OUT_INV	R/W	0	CH2 输出极性是否翻转寄存器 0: 不改变, CH2 输出波形为原始波形 1: 极性翻转, CH2 输出波形为原始波形翻转
1	CH1_OUT_INV	R/W	0	CH1 输出极性是否翻转寄存器 0: 不改变, CH1 输出波形为原始波形 1: 极性翻转, CH1 输出波形为原始波形翻转
0	CH0_OUT_INV	R/W	0	CH0 输出极性是否翻转寄存器 0: 不改变, CH0 输出波形为原始波形 1: 极性翻转, CH0 输出波形为原始波形翻转

PWMBASE_PERIOD PWMBASE 周期配置寄存器 (0x0C)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15: 0	PWMx_PERIOD	R/W	0xFFFF	PWMx 输出周期配置寄存器 实际计数周期为此寄存器配置周期值加 1。 注 0: 周期不能配置为 0。 例如: 配置为十进制 199, 则认为 PWM 波形周期为 200。

PWMBASE_INTEN PWMBASE 中断使能寄存器 (0x10)

位域	名称	类型	复位值	描述
31:4	REVERSED	R	0	保留位
3	POF_IE	R/W	0	周期溢出中断使能

2	CH2_COMP_IE	R/W	0	CH2 到达翻转点中断使能
1	CH1_COMP_IE	R/W	0	CH1 到达翻转点中断使能
0	CH0_COMP_IE	R/W	0	CH0 到达翻转点中断使能

PWMBASE_IF PWMBASE 中断状态寄存器 (0x14)

位域	名称	类型	复位值	描述
31:4	REVERSED	R	0	保留位
3	POF_IF	R/W	0	周期溢出中断状态 写 1 清零
2	CH2_COMP_IF	R/W	0	CH2 到达翻转点状态 写 1 清零
1	CH1_COMP_IF	R/W	0	CH1 到达翻转点状态 写 1 清零
0	CH0_COMP_IF	R/W	0	CH0 到达翻转点状态 写 1 清零

PWMBASE_CNT PWMBASE 当前计数值寄存器 (0x18)

位域	名称	类型	复位值	描述
31:16	REVERSED	R	0	保留位
15:0	PWMBASE_CNT	R	0	PWMBASE 计数器当前计数值寄存器

PWMBASE_CH0_COMP PWMBASE 通道 0 翻转点配置寄存器 (0x20)

位域	名称	类型	复位值	描述
31:16	REVERSED	R	0	保留位
15:0	CH0_COMP	R/W	0	CH0 翻转点配置寄存器 注：计数值小于翻转点值，输出 1；大于等于翻转点值，输出 0。

PWMBASE_CH1_COMP PWMBASE 通道 1 翻转点配置寄存器 (0x30)

位域	名称	类型	复位值	描述
31:16	REVERSED	R	0	保留位
15:0	CH1_COMP	R/W	0	CH1 翻转点配置寄存器 注：计数值小于翻转点值，输出 1；大于等于翻转点值，输出 0。

PWMBASE_CH2_COMP PWMBASE 通道 2 翻转点配置寄存器 (0x40)

位域	名称	类型	复位值	描述
31:16	REVERSED	R	0	保留位
15:0	CH2_COMP	R/W	0	CH2 翻转点配置寄存器 注：计数值小于翻转点值，输出 1；大于等于翻转点值，输出 0。

5.12 高级脉冲宽度调制发生器 (PWMPPLUS)

5.12.1 概述


PWMPPLUS 为高级的 PWM 模块，可以输出灵活的不同占空比的波形，以实现控制外部器件。使用 PWMPPLUS 模块之前需要使能 PWMPPLUS 时钟。

5.12.2 特性

- 支持 3 个独立通道的 16bit PWM 通道输出(CH0/CH1/CH2)，可输出不同占空比的 PWM 波形
- 8bit 预分频计数器，支持片内 timer 或外部信号作为计数时钟功能
- 每个通道支持死区长度可配置
- PWM 计数器支持上升计数或下降计数，支持边沿对齐模式或中心对称模式可配置
- 所有通道支持配置初始电平、计数开始电平、输出是否反向

- 支持刹车功能，刹车有效电平可配置
- 支持软件强制输出固定电平功能，电平极性可配置
- 支持内部特定触发机制，可对外输出产生周期结束、通道翻转点、特定触发点三种脉冲信号
- 支持单次或循环方式选择
- 可配置产生边沿对齐波形或中心对称波形
- 支持周期值、通道翻转点值、特定触发点值固定周期自动加载或软件加载功能

5.12.3 模块结构框图




5.12.4 功能描述

边沿对齐模式输出


以计数器向上计数为例：

- 1、单次输出，start=0 的情况




可配置在第三个竖线处产生翻转点中断，在第四个竖线处产生周期结束中断。

2、单次输出，start=1 的情况




可配置在第三个竖线处产生翻转点中断，在第四个竖线处产生周期结束中断。

3、循环输出，start=0 的情况



在每个“C”的位置都可产生翻转点中断，在每个“P-1”的位置都可产生周期结束中断。

4、循环输出，start=1 的情况




在每个“C”的位置都可产生翻转点中断，在每个“P-1”的位置都可产生周期结束中断。

中心对称模式输出


以计数器向上计数为例：

1、单次输出，start=0 的情况




可配置在第三和第五个竖线处产生翻转点中断，在第四和第六个竖线处产生周期结束中断。

2、单次输出，start=1 的情况




可配置在第三和第五个竖线处产生翻转点中断，在第四和第六个竖线处产生周期结束中断。

3、循环输出，start=0 的情况



在每个“C”的位置都可产生翻转点中断，在每两个“P-1”的位置或每两个“0”的位置都可产生周期结束中断。

4、循环输出，start=1 的情况



在每个“C”的位置都可产生翻转点中断，在每两个“P-1”的位置或每两个“0”的位置都可产生周期结束中断。


刹车情况下输出

本模块支持不同通道选择不同刹车信号、有效刹车电平可配置、各通道刹车期间电平值可配置。刹车期间，计数器正常计数，不受刹车影响。


刹车信号到来后，对通道输出信号立刻有效，刹车撤销后，在下一个周期开始才会输出正常波形。

以计数器向上计数、起始电平为0时的情况为例：

1、边沿对齐模式



2、中心对称模式




MASK 情况下输出


本模块支持对各通道独立 MASK 功能配置、各通道 MASK 期间电平值可配置。MASK 期间，计数器正常计数，不受影响。

MASK 有效后，对通道输出信号立刻有效，刹车撤销后，立刻输出正常波形。以计数器向上计数、起始电平为 0 时的情况为例：

1、边沿对齐模式




2、中心对称模式



输出优先级关系

死区值计算、通道屏蔽、刹车信号、输出取反、输出使能这五种情况会影响各通道 PWM 波形输出，输出波形优先级关系如下所示：



周期值与翻转点

配置周期值与翻转点值的关系举例（IDLE 为 0）：

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 0，占空比为 75%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x2。

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 0，占空比为 12.5%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x7。

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 0，占空比为 0%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x8（大于 7 即可）。

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 0，占空比为 100%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x0。

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 1，占空比为 25%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x2。


用户想要产生的 PWM 波形为：周期 8，计数起始电平为 1，占空比为 87.5%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x7。

用户想要产生的 PWM 波形为：周期 8，计数起始电平为 1，占空比为 100%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x8（大于 7 即可）。


用户想要产生的 PWM 波形为：周期 8，计数起始电平为 1，占空比为 0%，则需要配置为：PEIROPD=0x7，CHx_COMP=0x0。

以下示意图实例中周期值配置为 7。


边沿对齐模式，向上计数情况：




1、边沿对齐模式，向下计数情况：



2、中心对称模式，向上计数情况：



3、中心对称模式，向下计数情况：



5.12.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
PWMPLUS BASE: 0x400B4000					
PWMPLUS_CFG	0x00	32	R/W	0	PWMPLUS 配置寄存器
PWMPLUS_GEN	0x04	32	R/W	0	PWMPLUS 通道波形生成寄存器
PWMPLUS_CLKSRC	0x08	32	R/W	0	PWMPLUS 时钟源和分频配置寄存器
PWMPLUS_BRAKE_CFG	0x0C	32	R/W	0	PWMPLUS 刹车配置寄存器
PWMPLUS_MASK_LEV	0x10	32	R/W	0	PWMPLUS 强制输出电平选择寄存器
PWMPLUS_PERIOD	0x1c	32	R/W	0	PWMPLUS 计数器周期值寄存器
PWMPLUS_CH0_COMP	0x20	32	R/W	0	PWMPLUS 通道 0 翻转点配置寄存器
PWMPLUS_CH1_COMP	0x24	32	R/W	0	PWMPLUS 通道 1 翻转点配置寄存器
PWMPLUS_CH2_COMP	0x28	32	R/W	0	PWMPLUS 通道 2 翻转点配置寄存器

PWMPLUS_CH0_DT	0x30	32	R/W	0	PWMPLUS 通道 0 死区长度配置寄存器
PWMPLUS_CH1_DT	0x34	32	R/W	0	PWMPLUS 通道 1 死区长度配置寄存器
PWMPLUS_CH2_DT	0x38	32	R/W	0	PWMPLUS 通道 2 死区长度配置寄存器
PWMPLUS_TRIG_COMP	0x40	32	R/W	0	PWMPLUS 内部触发比较值寄存器
PWMPLUS_TRIG_CFG	0x44	32	R/W	0	PWMPLUS 内部触发配置寄存器
PWMPLUS_IE	0x60	32	R/W	0	PWMPLUS 中断使能寄存器
PWMPLUS_IF	0x64	32	R/W	0	PWMPLUS 中断状态寄存器
PWMPLUS_SWLOAD	0x84	32	R/W	0	PWMPLUS 配置寄存器软件加载寄存器
PWMPLUS_MASK_EN	0x88	32	R/W	0	PWMPLUS 屏蔽使能控制寄存器
PWMPLUS_CNT_ST	0xe0	32	R/W	0	PWMPLUS 计数器状态寄存器
PWMPLUS_BRAKE_ST	0xe4	32	R/W	0	PWMPLUS 刹车状态寄存器

5.12.6 寄存器描述

PWMPLUS_CFG PWMPLUS 配置寄存器 (0x00)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留
15:8	AUTO_RELOAD	R/W	0	自动装载寄存器，表示周期溢出多少次后自动装载一次周期值、比较值、死区值和 TRIGGER 值。 自动装载动作在 (AUTO_RELOAD+1) 次周期溢出后进行自动装载。
7:4	RESERVED	R	0	保留
3	OUT_MODE	R/W	0	PWM 输出模式 0: 边沿对齐模式输出 1: 中心对称模式输出
2	CNT_REP	R/W	0	PWM 计数器循环方式 0: 单次，一次计数周期后停止 1: 循环，启动后循环计数，直到软件停止

1	CNT_TYPE	R/W	0	PWM 计数器行为方式 0: 向上计数 1: 向下计数 若为中心对称模式, 则表示计数器前半周期的计数行为。
0	COUNTER_EN	R/W	0	计数器使能寄存器 当该位配置为 1, 则表示计数器开始计数, CH0/CH1/CH2 按照事先配置好的周期值、比较值和死区值产生相应通道的 PWM 输出波形。 在配置为单次方式时, 该位在一个时钟周期后硬件会自动清零。 在配置为循环方式时, 需要将该位软件清零, 才能停止计数器计数, 当计满一个完整计数周期后输出波形电平恢复到 IDLE 状态。

注: CH0、CH1 和 CH2 共用一个周期配置寄存器。

PWMPLUS_GEN PWMPLUS 通道波形生成寄存器 (0x04)

位域	名称	类型	复位值	描述
31:30	RESERVED	R	0	保留
29	CH2N_OE	R/W	0	CH2N 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH2N 方波
28	CH2_OE	R/W	0	CH2 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH2 方波
27	CH1N_OE	R/W	0	CH1N 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH1N 方波
26	CH1_OE	R/W	0	CH1 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH1 方波

25	CH0N_OE	R/W	0	CH0N 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH0N 方波
24	CH0_OE	R/W	0	CH0 通道波形输出使能 0: 输出关闭, 管脚上为高阻状态 1: 输出 CH0 方波
23:22	RESERVED	R	0	保留
21	CH2N_OUTINV	R/W	0	CH2N 通道输出状态选择 0: 电平无变化 1: 输出电平反向
20	CH2_OUTINV	R/W	0	CH2 通道输出状态选择 0: 电平无变化 1: 输出电平反向
19	CH1N_OUTINV	R/W	0	CH1N 通道输出状态选择 0: 电平无变化 1: 输出电平反向
18	CH1_OUTINV	R/W	0	CH1 通道输出状态选择 0: 电平无变化 1: 输出电平反向
17	CH0N_OUTINV	R/W	0	CH0N 通道输出状态选择 0: 电平无变化 1: 输出电平反向
16	CH0_OUTINV	R/W	0	CH0 通道输出状态选择 0: 电平无变化 1: 输出电平反向
15: 11	RESERVED	R	0	保留
10	CH2_START	R/W	0	原始 CH2 通道计数开始时输出状态值 0: 原始 CH2 通道输出 0 电平 1: 原始 CH2 通道输出 1 电平 计数开始后, CH2N 为 CH2 的反

9	CH1_START	R/W	0	原始 CH1 通道计数开始时输出状态值 0: 原始 CH1 通道输出 0 电平 1: 原始 CH1 通道输出 1 电平 计数开始后, CH1N 为 CH1 的反
8	CH0_START	R/W	0	原始 CH0 通道开始计数时输出状态值 0: 原始 CH0 通道输出 0 电平 1: 原始 CH0 通道输出 1 电平 计数开始后, CH0N 为 CH0 的反
7:6	RESERVED	R	0	保留
5	CH2N_IDLE	R/W	1	原始 CH2N 通道空闲时输出状态值 0: 原始 CH2N 通道输出 0 电平 1: 原始 CH2N 通道输出 1 电平
4	CH2_IDLE	R/W	0	原始 CH1 通道空闲时输出状态值 0: 原始 CH1 通道输出 0 电平 1: 原始 CH1 通道输出 1 电平
3	CH1N_IDLE	R/W	1	原始 CH1N 通道空闲时输出状态值 0: 原始 CH1N 通道输出 0 电平 1: 原始 CH1N 通道输出 1 电平
2	CH1_IDLE	R/W	0	原始 CH1 通道空闲时输出状态值 0: 原始 CH1 通道输出 0 电平 1: 原始 CH1 通道输出 1 电平
1	CH0N_IDLE	R/W	1	原始 CH0N 通道空闲时输出状态值 0: 原始 CH0N 通道输出 0 电平 1: 原始 CH0N 通道输出 1 电平
0	CH0_IDLE	R/W	0	原始 CH0 通道空闲时输出状态值 0: 原始 CH0 通道输出 0 电平 1: 原始 CH0 通道输出 1 电平

注: 对 PWM 输出波形来说, 取反优先级最高, break 的优先级次高, 再次高为 mask, 再次高为死区, 最后为原始波形。

PWMPLUS_CLKSRC PWMPLUS 时钟源和分频配置寄存器 (0x08)

位域	名称	类型	复位值	描述
----	----	----	-----	----

31:16	RESERVED	R	0	保留位
15:8	PREDIV	R/W	0	内部预分频时钟频率选择。以本模块的 pclk 作为预分频时钟的时钟源。 0x00: 表示 pclk 的 1 分频 0x01: 表示 pclk 的 2 分频 0x02: 表示 pclk 的 3 分频 0xff: 表示 pclk 的 256 分频
7:3	RESERVED	R	0	保留位
2:0	CNT_SRC	R/W	0	PWMPLUS 计数器计数时钟选择 000: 选择内部预分频时钟作为计数时钟 011: 选择 tmpulse[0]作为计数时钟 100: 选择 tmpulse[1]作为计数时钟 其他: 保留

PWMPLUS_BRAKE_CFG PWMPLUS 刹车配置寄存器 (0x0c)

位域	名称	类型	复位值	描述
31:26	RESERVED	R	0	保留位
25:24	BRAKE_FILLER	R/W	0	刹车信号数字滤波控制 00: 不滤波 01: 进行 2 个内部预分频时钟滤波 10: 进行 4 个内部预分频时钟滤波 11: 进行 8 个内部预分频时钟滤波
23:22	RESERVED	R	0	保留位
21	BRAKE_CH2NPOL	R/W	0	刹车时 CH2N 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1
20	BRAKE_CH2POL	R/W	0	刹车时 CH2 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1

19	BRAKE_CH1NPOL	R/W	0	刹车时 CH1N 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1
18	BRAKE_CH1POL	R/W	0	刹车时 CH1 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1
17	BRAKE_CH0NPOL	R/W	0	刹车时 CH0N 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1
16	BRAKE_CH0POL	R/W	0	刹车时 CH0 输出电平选择 0: 刹车时输出 0 1: 刹车时输出 1
15:14	RESERVED	R	0	保留位
13:12	BRAKE_LEV	R/W	0	刹车有效电平选择 BRAKE_LEV 的 Bit1 对应 brakein[1], Bit0 对应 brakein[0]。 0: 表示刹车输入低电平有效 1: 表示刹车输入高电平有效
11:8	RESERVED	R	0	保留位
7:6	CH2_BRAKE	R/W	0	CH2/CH2N 刹车控制选择 CH2_BRAKE 的 Bit1 对应 brakein[1], Bit0 对应 brakein[0]。 0: 表示不受刹车信号控制 1: 表示受刹车信号控制
5	RESERVED	R	0	保留位
4:3	CH1_BRAKE	R/W	0	CH1/CH1N 刹车控制选择 CH1_BRAKE 的 Bit1 对应 brakein[1], Bit0 对应 brakein[0]。 0: 表示不受刹车信号控制 1: 表示受刹车信号控制
2	RESERVED	R	0	保留位

1:0	CH0_BRAKE	R/W	0	CH0/CH0N 刹车控制选择 CH0_BRAKE 的 Bit1 对应 brakein[1], Bit0 对应 brakein[0]。 0: 表示不受刹车信号控制 1: 表示受刹车信号控制
-----	-----------	-----	---	---

注：刹车开始时，对输出波形立刻生效；刹车过程中，计数器正常计数；刹车撤销后，各通道在完整周期结束后输出波形。

PWMPLUS_MASK_LEV PWMPLUS 强制输出电平选择寄存器 (0x10)

位域	名称	类型	复位值	描述
31:6	RESERVED	R	0	保留位
5	CH2N_MASK_LEV	R/W	0	CH2N 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1
4	CH2_MASK_LEV	R/W	0	CH2 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1
3	CH1N_MASK_LEV	R/W	0	CH1N 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1
2	CH1_MASK_LEV	R/W	0	CH1 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1
1	CH0N_MASK_LEV	R/W	0	CH0N 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1
0	CH0_MASK_LEV	R/W	0	CH0 通道屏蔽电平选择 0: 屏蔽期强制输出 0 1: 屏蔽期强制输出 1

PWMPLUS_PERIOD PWMPLUS 计数器周期值寄存器 (0x1C)

位域	名称	类型	复位值	描述
31:16	RESERVED	RO	0	保留位
15:0	PERIOD	R/W	0xFFFF	PWMPLUS 周期配置寄存器。 实际计数周期为此寄存器配置周期值加 1。 注 0: 周期不能配置为 0。 例如: 配置为十进制 199, 则认为 PWM 波形周期为 200。 注 1: 在中心对称模式下, 实际周期为配置值加 1 的 2 倍。

PWMPLUS_CH0_COMP PWMPLUS 通道 0 翻转点配置寄存器 (0x20)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	CH0_COMP	R/W	0	CH0/CH0N 翻转点配置寄存器。 注: 计数值小于翻转点值, 输出 start[0]; 大于等于翻转点值, 输出 start[0]的非。

PWMPLUS_CH1_COMP PWMPLUS 通道 1 翻转点配置寄存器 (0x24)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	CH1_COMP	R/W	0	CH1/CH1N 翻转点配置寄存器。 注: 计数值小于翻转点值, 输出 start[1]; 大于等于翻转点值, 输出 start[1]的非。

PWMPLUS_CH2_COMP PWMPLUS 通道 2 翻转点配置寄存器 (0x28)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	CH2_COMP	R/W	0	CH2/CH2N 翻转点配置寄存器。 注：计数值小于翻转点值，输出 start[2]；大于等于翻转点值，输出 start[2]的非。

PWMPLUS_CH0_DT PWMPLUS 通道 0 死区长度配置寄存器 (0x30)

位域	名称	类型	复位值	描述
31:10	RESERVED	R	0	保留位
9:0	CH0_DT	R/W	0	CH0/CH0N 死区长度配置寄存器 注 0：配置为 0 表示无死区；配置为 1 表示死区长度为 1，配置为 2 表示死区长度为 2，以此类推。 注 1：配置该值时需要与周期值、CH0_START 值、CH0_COMP 值相匹配，否则输出波形可能达不到预期效果。

PWMPLUS_CH1_DT PWMPLUS 通道 1 死区长度配置寄存器 (0x34)

位域	名称	类型	复位值	描述
31:10	RESERVED	R	0	保留位
9:0	CH1_DT	R/W	0	CH1/CH1N 死区长度配置寄存器 注 0：配置为 0 表示无死区；配置为 1 表示死区长度为 1，配置为 2 表示死区长度为 2，以此类推。 注 1：配置该值时需要与周期值、CH1_START 值、CH1_COMP 值相匹配，否则输出波形可能达不到预期效果。

PWMPLUS_CH2_DT PWMPLUS 通道 2 死区长度配置寄存器 (0x38)

位域	名称	类型	复位值	描述
31:10	RESERVED	R	0	保留位
9:0	CH2_DT	R/W	0	CH2/CH2N 死区长度配置寄存器 注 0: 配置为 0 表示无死区; 配置为 1 表示死区长度为 1, 配置为 2 表示死区长度为 2, 以此类推。 注 1: 配置该值时需要与周期值、CH2_START 值、CH2_COMP 值相匹配, 否则输出波形可能达不到预期效果。

PWMPLUS_TRIG_COMP PWMPLUS 内部触发比较值寄存器 (0x40)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15: 0	TRIG_COMP	R/W	0	内部触发点配置寄存器 注: 内部触发点值必须小于周期值

PWMPLUS_TRIG_CFGPWMPLUS 内部触发配置寄存器 (0x44)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:12	TRIGOUT3_SEL	R/W	0	输出的 trigger3 信号功能选择 配置方式与 trigger0 一致
11:8	TRIGOUT2_SEL	R/W	0	输出的 trigger2 信号功能选择 配置方式与 trigger0 一致
7:4	TRIGOUT1_SEL	R/W	0	输出的 trigger1 信号功能选择 配置方式与 trigger0 一致

3:0	TRIGOUT0_SEL	R/W	0	输出的 trigger0 信号功能选择 0000: 无信号输出; 0001: 向上计数周期溢出点; 0010: 向下计数周期溢出点; 0011: 向上或向下计数周期溢出点; 0100: CH0 向上计数翻转点; 0101: CH0 向下计数翻转点; 0110: CH0 向上或向下翻转点; 0111: CH1 向上计数翻转点; 1000: CH1 向下计数翻转点; 1001: CH1 向上或向下翻转点; 1010: CH2 向上计数翻转点; 1011: CH2 向下计数翻转点; 1100: CH2 向上或向下翻转点; 1101: 向上计数内部触发点; 1110: 向下计数内部触发点; 1111: 向上或向下内部触发点;
-----	--------------	-----	---	--

PWMPLUS_IE PWMPLUS 中断使能寄存器 (0x60)

位域	名称	类型	复位值	描述
31:20	RESERVED	R	0	保留位
19	AUTORELOAD_IE	R/W	0	自动装载中断使能
18	BRAK2_IE	R/W	0	刹车 2 中断使能
17	BRAK1_IE	R/W	0	刹车 1 中断使能
16	BRAK0_IE	R/W	0	刹车 0 中断使能
15:13	RESERVED	R	0	保留位
12	DOWN_TRIG_IE	R/W	0	向下计数达到 TRIGGER 触发点中断使能
11	DOWN_POF_IE	R/W	0	向下计数周期溢出中断使能
10	DOWN_CH2COMP_IE	R/W	0	向下计数 CH2 到达翻转点中断使能

9	DOWN_CH1COMP_IE	R/W	0	向下计数 CH1 到达翻转点中断使能
8	DOWN_CH0COMP_IE	R/W	0	向下计数 CH0 到达翻转点中断使能
7:5	RESERVED	R	0	保留位
4	UP_TRIG_IE	R/W	0	向上计数达到 TRIGGER 触发点中断使能
3	UP_POF_IE	R/W	0	向上计数周期溢出中断使能
2	UP_CH2COMP_IE	R/W	0	向上计数 CH2 到达翻转点中断使能
1	UP_CH1COMP_IE	R/W	0	向上计数 CH1 到达翻转点中断使能
0	UP_CH0COMP_IE	R/W	0	向上计数 CH0 到达翻转点中断使能

PWMPLUS_IF PWMPLUS 中断状态寄存器 (0x64)

位域	名称	类型	复位值	描述
31:20	RESERVED	R	0	保留位
19	AUTORELOAD_IF	R/W	0	自动装载中断状态 写 1 清零
18	BRAK2_IF	R/W	0	刹车 2 中断状态 写 1 清零 注：只有任意通道受刹车 2 信号控制，该状态才会产生。
17	BRAK1_IF	R/W	0	刹车 1 中断状态 写 1 清零 注：只有任意通道受刹车 1 信号控制，该状态才会产生。
16	BRAK0_IF	R/W	0	刹车 0 中断状态 写 1 清零 注：只有任意通道受刹车 0 信号控制，该状态才会产生。

15:13	RESERVED	R	0	保留位
12	DOWN_TRIG_IF	R/W	0	向下计数达到 TRIGGER 触发点中断状态 写 1 清零 注：边沿对齐模式，表示配置为向下计数时到达内部触发点；中心对称模式，表示配置为向下计数时，在前半周期到达内部触发点或配置为向上计数时，在后半周期到达内部触发点
11	DOWN_POF_IF	R/W	0	向下计数周期溢出中断状态 写 1 清零 注：边沿对齐模式，表示配置为向下计数时到达周期溢出点；中心对称模式，表示配置为向下计数时，在前半周期到达周期溢出点或配置为向上计数时，在后半周期达到周期溢出点
10	DOWN_CH2COMP_IF	R/W	0	向下计数 CH2 到达翻转点中断状态 写 1 清零
9	DOWN_CH1COMP_IF	R/W	0	向下计数 CH1 到达翻转点中断状态 写 1 清零
8	DOWN_CH0COMP_IF	R/W	0	向下计数 CH0 到达翻转点中断状态 写 1 清零 注：边沿对齐模式，表示配置为向下计数时到达翻转点；中心对称模式，表示配置为向下计数时，在前半周期到达翻转点或配置为向上计数时，在后半周期达到翻转点。其他通道行为与之一样。
7:5	RESERVED	R	0	保留位
4	UP_TRIG_IF	R/W	0	向上计数达到 TRIGGER 触发点中断状态 写 1 清零 注：边沿对齐模式，表示配置为向上计数时到达内部触发点；中心对称模式，表示配置为向上计数时，在前半周期到达内部触发点或配置为向下计数时，在后半周期到达内部触发点

3	UP_POF_IF	R/W	0	向上计数周期溢出中断状态 写 1 清零 注：边沿对齐模式，表示配置为向上计数时到达周期溢出点；中心对称模式，表示配置为向上计数时，在前半周期到达周期溢出点或配置为向下计数时，在后半周期达到周期溢出点
2	UP_CH2COMP_IF	R/W	0	向上计数 CH2 到达翻转点中断状态 写 1 清零
1	UP_CH1COMP_IF	R/W	0	向上计数 CH1 到达翻转点中断状态 写 1 清零
0	UP_CH0COMP_IF	R/W	0	向上计数 CH0 到达翻转点中断状态 写 1 清零 注：边沿对齐模式，表示配置为向上计数时到达翻转点；中心对称模式，表示配置为向上计数时，在前半周期到达翻转点或配置为向下计数时，在后半周期达到翻转点。其他通道行为与之一样。

PWMPLUS_SWLOAD PWMPLUS 配置寄存器软件加载寄存器 (0x84)

位域	名称	类型	复位值	描述
31:1	RESERVED	R	0	保留位
0	SWLOAD	R/W	0	PWM 配置寄存器软件 LOAD 控制位 本模块中 PWM_PERIOD、PWM_CH0_COMP、PWM_CH1_COMP、PWM_CH2_COMP、PWM_CH0_DT、PWM_CH1_DT、PWM_CH2_DT、TRIG_COMP 这 8 个寄存器具有各自的影子寄存器。软件向该位写 1 后，硬件在本周期结束后将这 8 个寄存器中保存的最新值 load 到各自的影子寄存器中，并在接下来的周期生效。

PWMPLUS_MASK_EN PWMPLUS 屏蔽使能控制寄存器 (0x88)

位域	名称	类型	复位值	描述
31:6	RESERVED	R	0	保留位
5	CH2N_MASK_EN	R/W	0	CH2N 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。
4	CH2_MASK_EN	R/W	0	CH2 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。
3	CH1N_MASK_EN	R/W	0	CH1N 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。
2	CH1_MASK_EN	R/W	0	CH1 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。
1	CH0N_MASK_EN	R/W	0	CH0N 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。
0	CH0_MASK_EN	R/W	0	CH0 通道屏蔽使能 将该位写 1, 则启动强制输出屏蔽功能, 强制输出电平通过 MASK_CFG 选择。

注: 各通道屏蔽功能使能时, 强制输出立刻生效。屏蔽功能撤销时, 立刻按照原波形正常输出。

PWMPLUS_CNT_ST PWMPLUS 计数器状态寄存器 (0xE0)

位域	名称	类型	复位值	描述
31:18	RESERVED	R	0	保留位
17	CNT_ST	R	0	PWM 计数器工作状态 0: 表示计数器未工作 1: 表示计数器正在计数

16	CNT_DIR	R	0	PWM 计数器当前计数方向 0: 表示计数器当前向上计数 1: 表示计数器当前向下计数
15:0	PWMPLUS_CNT	R	0	PWM 计数器当前计数值寄存器

PWMPLUS_BRAKE_ST PWMPLUS 刹车状态寄存器 (0xE4)

位域	名称	类型	复位值	描述
31:2	REVERSED	R	0	保留位
1:0	BRAKE_ST	R	0	刹车输入信号当前状态 BRAKE_ST[1]对应 brake1, BRAKE_ST[0]对应 brake0。

5.13 UART 控制器 (UART)

5.13.1 概述


本芯片具有 1 路串口，支持波特率配置，支持多种中断，支持 break 功能，支持 LOOPBACK 功能，使用前需要使能对应的 UART 时钟。

5.13.2 特性

- 支持标准的 UART 协议
- 支持全双工模式
- 支持波特率配置
- 支持 5/6/7/8 位数据格式选择
- 可配置奇偶校验位 奇校验 偶校验 常 0 常 1

- 支持 1/2 位停止位选择
- 支持 break 功能
- 支持 LOOPBACK 功能
- 支持多种中断

5.13.3 模块结构框图



5.13.4 功能描述

数据位

可以通过向 CTRL 寄存器中的 DLS 位写入相应的值，选择不同的数据位。

00: 5bits 01: 6bits 10: 7bits 11: 8bits。

奇偶校验位

可以通过向 CTRL 寄存器中的 PEN、EPS、Stick Parity 位写入相应的值，选择不同的奇偶校验方式。

xx0 无校验 001 奇校验 011 偶校验 101 常 1 111 常 0

停止位

可以通过向 CTRL 寄存器中的 STOP 位写入相应的值，选择不同的停止位。

写入 0 表示 1 位停止位，写入 1 表示 2 位停止位。

波特率

设置波特率时需先将 CTRL 寄存器中的 DLAB 位置为 1，再设置 DLH 与 DLL 寄存器。

$BAUD = PCLK / (16 * (DLH * 0x100 + DLL))$ 。

数据发送接收

发送数据时向发送数据寄存器 THR 写入数据，数据将发送到 TX 线上。通过读取数据状态寄存器 LSR 的 THRE 位状态，获取当前发送状态。

接收数据时通过读取数据状态寄存器 LSR 的 DR 位状态，获取当前接收状态，判断是否接收到有效数据，读取接收数据寄存器 RBR，可以获得 RX 线上的数据。可以设置接收中断，这样可以在中断中进行数据的处理。

5.13.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
UART0: BASE: 0x4006B000					
RBR	0x00	32	R	0	接收数据寄存器
THR	0x00	32	W	0	发送数据寄存器
DLH	0x04	32	R/W	0	波特率高 8 位寄存器
DLL	0x00	32	R/W	0	波特率低 8 位寄存器
IER	0x04	32	R/W	0	中断使能寄存器
CTRL	0x0c	32	R/W	0	数据控制寄存器
MCR	0x10	32	R/W	0	LOOPBACK 使能寄存器
LSR	0x14	32	R	0	数据状态寄存器

5.13.6 寄存器描述

RBR 接收数据寄存器 (0x00)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	RBR	R	0	接收数据寄存器 读操作返回缓存中接收的数据

THR 发送数据寄存器 (0x00)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	THR	W	0	发送数据寄存器 写操作写入待发送的数据

DLH 波特率高 8 位寄存器 (0x04)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	DLH	R/W	0	波特率高 8 位配置寄存器 UART 波特率 = $pclk / (16 * \{DLH, DLL\})$ 。

DLL 波特率低 8 位寄存器 (0x00)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留
7:0	DLL	R/W	0	波特率低 8 位配置寄存器 UART 波特率 = $pclk / (16 * \{DLH, DLL\})$ 。

IER 中断使能寄存器 (0x04)

位域	名称	类型	复位值	描述
31:2	RESERVED	R	0	保留位
1	TXEMPTYIE	R/W	0	发送数据寄存器空中断使能
0	RXVALIDIE	R/W	0	接收数据有效中断使能

CTRL 数据控制寄存器 (0x0C)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7	BAUDSET_EN	RW	0	波特率设置开启位 设置波特率时需先置此位为 1，再设置 DLH 与 DLL 寄存器
6	BREAK	RW	0	BREAK 控制使能 此位设为 1 时产生 break，强制把输出信号置低，直到此位被清除
5	PARITY_STICK	R/W	0	强制改变发送奇偶校验位数值使能 0: 不强制改变 1: 若 PEN、EPS 为 1，则强制奇偶校验位为 0 若 PEN 为 1、EPS 为 0，则强制奇偶校验位为 1
4	PARITY_SEL	R/W	0	奇偶校验选择 0: 奇校验 1: 偶校验
3	PARITY_EN	R/W	0	奇偶校验使能 0: 关闭校验 1: 打开校验

2	STOP	R/W	0	停止位位宽选择 0: 1 stop bit 1: 2 stop bit
1:0	DATALEN	R/W	0	数据位宽选择 00: 5bits 01: 6bits 10: 7bits 11: 8bits

MCR LOOPBACK 使能寄存器 (0x10)

位域	名称	类型	复位值	描述
31:5	RESERVED	R	0	保留位
4	LOOPBACK	R/W	0	LOOPBACK 使能 0: LOOPBACK 关闭 1: LOOPBACK 打开, 输入输出信号短接
3:0	RESERVED	R	0	保留位

LSR 数据状态寄存器 (0x14)

位域	名称	类型	复位值	描述
31:7	RESERVED	R	0	保留位
6	TEMT	R	0	无发送数据状态 当 THR 以及发送移位寄存器都无数据时, 此位置 1
5	THRE	R	0	发送数据寄存器空状态 当 THR 无待发送数据时, 此位置 1

4	BI	R	0	检测输入 BREAK 状态 若接收数据端口上低电平持续了一整个数据周期时（起始位+数据位+奇偶校验位+停止位），此位置 1 0: 未检测到 BREAK 1: 检测到 BREAK
3	FE	R	0	STOP 校验状态 0: STOP 位校验正确 1: STOP 位校验错误
2	PE	R	0	奇偶校验状态 0: 奇偶校验正确 1: 奇偶校验错误
1	OE	R	0	数据溢出状态 若接收数据时，上一次的接收数据还未读走，但是又接收到了新的数据 0: 没有溢出 1: 发生溢出
0	DR	R	0	数据接收状态 RBR 中的数据是否已经传输完毕，可以被读走 0: 未接收到数据 1: 已接收到数据

5.14 SPI 总线控制器（SPI）


5.14.1 概述

SPI 是一种用于全双工模式的串行同步数据通讯协议。该模块为支持 SPI 通讯协议的接口控制模块，使用前需使能对应 SPI 模块时钟。

5.14.2 特性

- 支持主机模式和从机模式
- 可编程时钟极性和相位
- 主模式速率可配，最大频率为系统时钟 4 分频
- 数据传输顺序可配置
- 传输结束中断标志
- 读数据寄存器和写数据寄存器分开

5.14.3 模块结构框图



5.14.4 功能描述

IO 配置

- 主输出、从输入 (MOSI)

主出从入 (MOSI) 引脚是主器件的输出和从器件的输入, 用于主器件到从器件的串行数据传输。当 SPI 配置为主器件时, 该引脚为输出, 当 SPI 配置为从器件时, 该引脚为输入。

- 主输入、从输出 (MISO)

主入从出 (MISO) 引脚是从器件的输出和主器件的输入, 用于从器件到主器件的串行数据传输。当 SPI 配置为主器件时, 该引脚为输入, 当 SPI 配置为从器件时, 该引脚为输出。

- 串行时钟 (SCK)

串行时钟 (SCK) 引脚是主器件的输出和从器件的输入, 用于同步主器件和从器件之间在 MOSI 和 MISO 线上的串行数据传输。当 SPI 配置为主器件时, 该引脚输出时钟, 当 SPI 配置为从器件时, 该引脚为输入。

- 从选择 (SSN)

从选择 (SSN) 引脚用来控制从器件选中, 当 SPI 配置为主器件时, SSN 引脚可以通过寄存器的方式控制从器件的选中与否, 当 SPI 配置为从器件时, SSN 引脚取决于主器件的控制信号。

主从器件的 MOSI、MISO 和 SCK 分别连在一起。主从器件通过 MOSI、MISO 连成一个环路, 主器件输出时钟, 数据传输时, 主器件通过 MOSI 输出数据, 从器件通过 MISO 输出数据。一个字节数据传输完毕, 主从器件将交换 8 位移位寄存器数值。

数据传输配置

- 配置 SPICR.CPHA 位和 SPICR.CPOL 位, 以设置串行时钟相位和极性 (主从器件需一致)。
- 配置 SPICR.SPR[2:0]位, 以设置串行时钟波特率 (若为从器件模式则不用设置, 串行时钟速率由主器件决定)。
- 配置 SPICR.LSB 位, 设置传输顺序, 配置 SPICR.CPHA_DATAHOLD_S, 来设置从模式下传输数据保持周期数目。
- 需要时, 配置中断, 配置 SPIIE 和 SPIIF 位。
- 进行数据传输前需先配置 SPICR.SPE 位和 SPICR.MSTR 位, 以使能 SPI 和设置主从模式。
- 主器件模式下数据传输前需先将从器件的 SSN 引脚拉低,。主器件模式下 MCU 写 SPIWDR 寄存器的动作启动数据传输, 中断标志 SPIIF.SPIF 置起完成数据传输。

5.14.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
SPI: BASE: 0x400B8000					
SPICR	0x00	32	R/W	0	SPI 控制寄存器
SPIWDR	0x04	32	R/W	0	SPI 写数据寄存器
SPIRDR	0x08	32	R	0	SPI 读数据寄存器
SPIIE	0x10	32	RW	0	SPI 中断使能寄存器
SPIIF	0x14	32	R/W	0	SPI 中断状态寄存器

5.14.6 寄存器描述

SPICR SPI 控制寄存器 (0x00)

位域	名称	类型	复位值	描述
31:13	RESERVED	R	0	保留位
12	MSR_SSN	R/W	1	主模式下 SSN 输出，默认情况下输出 1 该寄存器仅在主模式下有效
11:8	CPHA_DAT AHOLD_S	R/W	0	从模式下 CPHA 为 1 时，数据保持时间配置寄存器 0000: 1 个 pclk 0001: 2 个 pclk 1111: 16 个 pclk
7	LSB	R/W	0	数据传输顺序选择 0: MSB 1: LSB
6	MSTR	R/W	0	主从模式选择 0 = SPI 系统配置为从器件模式 1 = SPI 系统配置为主器件模式

5	CPOL	R/W	0	时钟极性选择 0 = 串行时钟空闲状态为低电平，有效电平为高电平 1 = 串行时钟空闲状态为高电平，有效电平为低电平
4	CPHA	R/W	0	时钟相位选择 0 = 在串行时钟的第一个跳变沿采样数据 1 = 在串行时钟的第二个跳变沿采样数据
3	SPE	R/W	0	SPI 系统使能 0 = SPI 系统关闭 1 = SPI 系统使能
2	SPR2	R/W	0	SPI 波特率选择位 2
1	SPR1	R/W	0	SPI 波特率选择位 1
0	SPR0	R/W	0	SPI 波特率选择位 0

SPR0, SPR1, SPR2 表示波特率的选择:

SPR2	SPR1	SPR0	Fsck	Fsck(Fcpu=48Mhz)
0	0	0	Fpclk/4	12MHz
0	0	1	Fpclk/8	6MHz
0	1	0	Fpclk/16	3MHz
0	1	1	Fpclk/32	1.5MHz
1	0	0	Fpclk/64	750KHz
1	0	1	Fpclk/128	375KHz
1	1	0	Fpclk/256	187.5KHz
1	1	1	Fpclk/512	93.75KHz

SPIWDR SPI 写数据寄存器 (0x04)

位域	名称	类型	复位值	描述
7:0	SPIWDR	R/W	0	数据的写通过 SPIWDR 的操作完成。准备发送数据时，移位寄存器读取 SPIWDR 的值，进行数据的发送。 注：SPIWDR 能够在传输过程中多次写入新数据，下一次传输开始前最后写入 SPIWDR 的数据为下一次传输的数据。

SPIRDR SPI 读数据寄存器 (0x08)

位域	名称	类型	复位值	描述
7:0	SPIRDR	R	0	数据的读通过 SPIRDR 的操作完成。接收数据时，移位寄存器在每次传输完成后，将数据写入 SPIRDR 中。

SPIIE SPI 中断使能寄存器 (0x10)

位域	名称	类型	复位值	描述
31:2	RESERVED	R	0	保留位
1	SPIF_IE	R/W	0	SPI 传输结束标志中断使能
0	RESERVED	R	0	保留位

SPIIF SPI 中断状态寄存器 (0x14)

位域	名称	类型	复位值	描述
31:2	RESERVED	R	0	保留位
1	SPIF	R/W	0	SPI 传输结束标志 该标志在一次 SPI 数据传输结束时硬件置位。 写 1 清零。注：传输结束标志到来后，没有及时读走数据，则下次传输的数据会覆盖前一次数据。
0	RESERVED	R	0	保留位

5.15 IIC 控制器


5.15.1 概述

IIC(Inter-Integrated Circuit) 是一种串行通信总线，使用多主从架构，IIC 总线在物理连接上非常简单，分别由 SDA(串行数据线)和 SCL(串行时钟线)及上拉电阻组成。通信原理是通过对 SCL 和 SDA 线高低电平时序的控制，来产生 IIC 总线协议所需要的信号进行数据的传递。在总线空闲状态时，这两根线一般被上面所接的上拉电阻拉高，保持着高电平。IIC 通信方式为半双工，只有一根 SDA 线，同一时间只可以单向通信。IIC 总线数据传输速率在标准模式下可达 100kbit/s，快速模式下可达 400kbit/s。一般通过 IIC 总线接口可编程时钟来实现传输速率的调整，同时也跟所接的上拉电阻的阻值有关。芯片提供了一个 IIC 接口模块，实现与外部的 IIC 设备通信。

5.15.2 特性

- 支持最高 400KHZ 速率
- 波特率可以配置
- 支持中断

5.15.3 模块结构框图




5.15.4 功能描述

协议介绍

IIC 总线采用串行数据线(SDA)和串行时钟线(SCL)传输数据。IIC 总线的设备端口为开漏输出，必须在接口外接上拉电阻。

数据在主从设备之间通过 SCL 时钟信号在 SDA 数据线上逐字节同步传输。每一个 SCL 时钟脉冲发送一位数据，高位在前。每发送一个字节的的数据产生一个应答信号。在时钟线 SCL 高电平期间对数据的每一位进行采样。数据线 SDA 在时钟线 SCL 为低电平时改变，在时钟线 SCL 为高电平时保持稳定。

通常情况下，一个标准的通信包含四个部分：开始信号、从机地址、数据传输、停止信号。如下图所示：



开始信号发送

当总线空闲时，表示没有主机设备占用总线（SCL 和 SDA 都保持高电平），主机可以通过发送一个开始信号启动传输。启动信号，通常被称为 S 位。SCL 为高电平时，SDA 由高电平向低电平跳变。启动信号表示开始新的数据传输。

当命令寄存器 CR 的 STA 位被置位，同时 WR 位被置位时，系统核心产生一个开始信号。根据 SCL 当前的不同状态，生成开始信号。

从机地址发送

在开始信号后，由主机传输的第一个字节数据是从机地址。包含 7 位的从设备地址和 1 位的 R/W 指示位。R/W 指示位信号表示与从机的数据传输方向，0 表示写操作，1 表示读操作。在系统中的从机不可以具有相同的地址。只有从机地址和主机发送的地址匹配时才能产生一个应答位（在第九个时钟周期拉低 SDA）进行响应。

发送从机地址为一次写操作，在传输寄存器中保存从机地址并对 WR 位置位，从机地址将被发送到总线上。

数据传输

一旦成功取得了从机地址，主机就可以通过 R/W 位控制逐字节的发送数据。每传输一个字节都需要在第九个时钟周期产生一个应答位。

如果从机信号无效或者从机返回一个 NACK 信号，主机可以生成一个停止信号中止数据传输。

如果主机作为接收设备，没有应答从机，从机就会释放 SDA，主机产生停止信号。

向从机写入数据，需把将要发送的数据存入传输寄存器中并设置 WR 位。从从机中读取数据，需设置 RD 位。在数据传输过程中系统核心设置 TIP 提示标志，指示传输正在进行。当传输完成后 TIP 提示标志会自动清除。当中断使能时，中断标志位 IF 被置位，并产生中断。当中断标志位 IF 被置位后，接收寄存器收到有效数据。当 TIP 提示标志复位后，用户可以发出新的写入或读取命令。

停止信号发送

主机可以通过生成一个停止信号终止通信。停止信号通常被称为 P 位，被定义为 SCL 为高电平时，SDA 由低电平向高电平跳变。

当命令寄存器 CR 的 STO 位被置位，同时 WR 位被置位时，系统核心产生一个停止信号。根据 SCL 当前的不同状态，生成停止信号。

操作流程

初始化配置

- 打开 IIC 时钟
- 端口配置为 IIC 功能，打开输入使能
- 配置 CTRL 寄存器的 EN 位，关闭 IIC 模块，确保配置寄存器过程中模块未工作
- 配置 CLKDIV 寄存器的 CLKDIV 位，设置 IIC 传输速度，计算公式见寄存器描述
- 配置 CTRL 寄存器的 EN 位，打开 IIC 模块

主机发送数据

- 主机发送从机器件地址：将从机的 7 位器件地址写入 TXR 寄存器，高 7 位为器件地址，最后一位为 0。
- 配置 CR 寄存器 STA 位和 WR 位为 1，发送起始信号和写命令。
- 发送数据：将需要往从机发送的数据写入 TXR 寄存器，同时置 CR 寄存器 WR 位为 1。数据发送完成后，SR 寄存器的 TIP 位变为 0，可通过查询该位确认发送完成。从机成功接收到数据后，向主机返回 ACK，主机接收到 ACK 后，SR 寄存器的 RACK 位变为 0。
- 主机按上步骤可重复发送数据，数据发送完成后置 CR 寄存器 STO 位为 1，则总线发送 停止信号，停止写入数据。

主机接收数据

IIC 作为主机从从机读取数据操作流程如下（以 EEPROM 流程为例）：

- 主机发送从机器件地址：将从机的 7 位器件地址写入 TXR 寄存器，高 7 位为器件地址，最后一位为 0。
- 配置 CR 寄存器 STA 位和 WR 位为 1，发送起始信号和写命令。
- 主机发送读取数据的地址：把读取数据的地址写入 TXR 寄存器，同时配置 CR 寄存器 WR 位为 1。
- 主机再次发送从机器件地址：将从机的 7 位器件地址写入 TXR 寄存器，高 7 位为器件地址，最后一位为 1。
- 配置 CR 寄存器 WR 位为 1，启动写命令。
- 读取数据：向从机发送读取命令，配置 CR 寄存器 RD 位为 1。数据传输完成后，CR 寄存器的 TIP 位变为 0，主机可通过读取 RXR 寄存器来读取从机数据。
- 主机按上述步骤可重复读取数据，当最后一个数据读取完成时，主机要向从机返 NACK 和停止信号。

5.15.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
IIC BASE: 0x400B9000					
CLKDIV	0x00	32	R/W	FFFFH	IIC 分频控制器
CTRL	0x04	32	R/W	0	控制寄存器
TXR	0x08	32	R/W	0	发送寄存器
RXR	0x0c	32	RW	0	接收寄存器
CR	0x10	32	R/W	0	命令寄存器
SR	0x14	32	R/W	0	状态寄存器

5.15.6 寄存器描述

CLKDIV IIC 分频控制器 (0x00)

位域	名称	类型	复位值	描述
31:16	RESERVED	R	0	保留位
15:0	CLKDIV	R/W	0xFFFF	分频控制寄存器, 将内部工作频率分到 SCL 的 5 倍。 例如: SYSCLK=48MHZ, SCL 频率为 100KHZ, 则需要设置 CLKDIV=48*1000 / (5*100) - 1 = 95 = 0x5F

CTRL 控制寄存器 (0x04)

位域	名称	类型	复位值	描述
31:2	RESERVED	R	0	保留位
1	IE	R/W	0	中断使能 1:使能中断 0:禁能中断
0	EN	R/W	0	模块使能 1:使能模块 0:禁能模块

TXR 发送寄存器 (0x08)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	TXR	W/R	0	希望发送到 I2C 总线上的下一个字节 BIT[0]:在数据传输过程中,这一位是数据的 LSB,在 slave 地址传输过程中,这一位 表示 RW。1: 从 slave 读数据, 0: 向 slave 写数据。

RXR 接收寄存器 (0x0C)

位域	名称	类型	复位值	描述
31:8	RESERVED	R	0	保留位
7:0	RXR	R	0	从 I2C 总线上接收的最后一个字节, RO

CR 命令寄存器 (0x10)

位域	名称	类型	复位值	描述
31:6	RESERVED	R	0	保留位
5	STA	W	0	产生 START 自动清零
4	STO	W	0	产生 STOP 自动清零
3	RD	W	0	1: 需从 Slave 读数据 0: 不需从 Slave 读数据 自动清零
2	WR	W	0	1: 向 Slave 写数据 0: 不向 Slave 写数据 自动清零

1	ACK	W	0	接收模式下： 0: 向总线反馈 ACK 1: 向总线反馈 NACK
0	IF	W	0	向这一位写 1，清掉等待中的中断 1: 清中断 0: 不清中断

SR 状态寄存器 (0x14)

位域	名称	类型	复位值	描述
31:5	RESERVED	R	0	保留位
4	RACK	R	0	接收到从设备发送的 ACK 位： 0: 收到 ACK 1: 收到 NACK
3	BUSY	R	0	总线忙 1: 当检测到 START 0: 当检测到 STOP
2	ARB	R	0	仲裁丢失 1: I2C 模块失去总线的访问权 0: I2C 模块得到总线的访问权
1	TIP	R	0	传输状态 1: 传输正在进行中 0: 传输已经结束
0	IF	R	0	1: 产生中断 0: 未产生中断 向 CR 的 IF 位写 1 清零, R/W1C 注: 一个字节传输完成或总线访问权丢失, 该位为 1

5.16 模数转换器 (ADC)


5.16.1 概述

该模块为 SARADC 模拟电路的数字控制单元，通过该模块可实现 CPU 对 ADC 进行采样控制并完成转换数据获取。使用该模块前需要使能 SARADC 时钟。

5.16.2 特性

- 9 通道 12bit SARADC
- 采样率最高可达 2.4M
- 支持单次模式和连续模式
- 具备深度为 9 的 FIFO
- 支持硬件求平均功能，可以配置为 1、2、4、8 次求平均
- 支持 ADC 时钟可配置，可以选择系统时钟 1、2、4、8 分频
- 采样建立时间可配置，可以配置为外部时钟采样，支持 1、2、4、8、16、32、64、128 个 ADC 时钟周期的建立时间（此时 ADC 时钟可配置，可以选择系统时钟 1、2、4、8 分频），也可以配置为内部时钟采样，支持 1、3、5、7、9、11、13、15 个 ADC 时钟周期的建立时间
- ADC 转换速率公式如下：ADC 时钟/(建立时间+16)
- 具有数据转换完成中断、FIFO 半满中断、FIFO 满中断、FIFO 溢出中断
- ADC 参考电压可以选择内部参考或者外部参考 内部参考电压 1.4V
- ADC 可以采集 VDD 电压，选择内部参考，1/3 分压后进入通道 8 采集，采集的数据为 data,电压计算公式为： $VDD/(3*1.4) = data/4096$ 。
- 支持输出数据校准，可以在初始化程序时配置为是否开启 KD 和 OFFSET 校准
- 在通道的输入端最好对地接一个 1NF 的滤波电容

5.16.3 模块结构框图



5.16.4 功能描述

操作说明

使用 ADC 之前需要针对对应的引脚和模块进行如下操作：

- 配置引脚为 ADC 功能
- 配置 ADC 的转换时钟分频值
- 配置 ADC 的转换通道
- 配置采样取平均
- 配置转换模式为单次模式还是连续模式
- 配置数据存储为 FIFO 还是通道
- 配置采样时钟为内部采样还是外部采样
- 配置内部或者外部采样窗口
- 配置参考源选择为内部参考还是外部参考
- 配置 VDD 检测使能是否常开
- 配置 KD 数据是否有效

- 配置 offset 数据是否有效
- 配置通道转换完成中断是否使能
- 配置 FIFO 满中断是否使能
- 配置 FIFO 半满中断是否使能
- 配置 FIFO 溢出中断是否使能
- ADC 开启
- ADC 软复位
- ADC 启动转换，等待转换完成，读取转换数据

5.16.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
SARADC BASE: 0x400BA000					
ADC_CFG	0x00	32	R/W	1	ADC 配置寄存器
ADC_START	0x04	32	R/W	0	ADC 启动寄存器
ADC_IE	0x08	32	R/W	0	ADC 中断使能寄存器
ADC_IF	0x0c	32	RW	0	ADC 中断状态寄存器
ADC_CH0_STAT	0x10	32	R/W	0	ADC 通道 0 状态寄存器
ADC_CH0_DATA	0x14	32	R/W	0	ADC 通道 0 数据寄存器
ADC_CH1_STAT	0x20	32	R/W	0	ADC 通道 1 状态寄存器
ADC_CH1_DATA	0x24	32	R/W	0	ADC 通道 1 数据寄存器
ADC_CH2_STAT	0x30	32	R/W	0	ADC 通道 2 状态寄存器
ADC_CH2_DATA	0x34	32	R/W	0	ADC 通道 2 数据寄存器
ADC_CH3_STAT	0x40	32	R/W	0	ADC 通道 3 状态寄存器
ADC_CH3_DATA	0x44	32	R/W	0	ADC 通道 3 数据寄存器
ADC_CH4_STAT	0x50	32	R/W	0	ADC 通道 4 状态寄存器
ADC_CH4_DATA	0x54	32	R/W	0	ADC 通道 4 数据寄存器
ADC_CH5_STAT	0x60	32	R/W	0	ADC 通道 5 状态寄存器
ADC_CH5_DATA	0x64	32	R/W	0	ADC 通道 5 数据寄存器
ADC_CH6_STAT	0x70	32	R/W	0	ADC 通道 6 状态寄存器

ADC_CH6_DATA	0x74	32	R/W	0	ADC 通道 6 数据寄存器
ADC_CH7_STAT	0x80	32	R/W	0	ADC 通道 7 状态寄存器
ADC_CH7_DATA	0x84	32	R/W	0	ADC 通道 7 数据寄存器
ADC_CH8_STAT	0x90	32	R/W	0	ADC 通道 8 状态寄存器
ADC_CH8_DATA	0x94	32	R/W	0	ADC 通道 8 数据寄存器
ADC_FIFO_STAT	0xa0	32	R/W	0	ADC FIFO 状态寄存器
ADC_FIFO_DATA	0xa4	32	R/W	0	ADC FIFO 数据寄存器
ADC_EXTTRIG_SEL	0xb0	32	R/W	0	外部信号触发 ADC 选择寄存器
ADC_CTRL	0xe0	32	R/W	0	ADC 控制寄存器
ADC_CALIB_OFFSET	0xf0	32	R/W	0	ADC 校准 OFFSET 寄存器
ADC_CALIB_KD	0xf4	32	R/W	0	ADC 校准 KD 寄存器

5.16.6 寄存器描述

ADC_CFG ADC 配置寄存器 (0x00)

位域	名称	类型	复位值	描述
30: 23	RESERVED	R	0	保留位
22	ADC_TRIG	R/W	0	ADC 触发源选择 0: 选择 CPU 触发 ADC 采样 1: 选择外部信号触发 ADC 采样
21	EN_AVDDSNS	R/W	0	ADC VDD 检测使能常开控制位 1: ADC VDD 检测使能常开 0: 只有通道 8 有效时, ADC VDD 检测使能才打开
20	ADC_EN	R/W	0	ADC 使能位 0: 禁能 1: 使能

19:17	IN_SMPL_WIN	R/W	010	ADC 内部采样时钟方式采样窗口设置 000: 采样建立时间保持 1 个 ADC 时钟周期 001: 采样建立时间保持 3 个 ADC 时钟周期 010: 采样建立时间保持 5 个 ADC 时钟周期 011: 采样建立时间保持 7 个 ADC 时钟周期 100: 采样建立时间保持 9 个 ADC 时钟周期 101: 采样建立时间保持 11 个 ADC 时钟周期 110: 采样建立时间保持 13 个 ADC 时钟周期 111: 采样建立时间保持 15 个 ADC 时钟周期 注: 选择内部时钟采样时, ADC 时钟只能选择系统时钟 1 或 2 分频
16	ADC_SMPL_CLK	R/W	0	ADC 采样模式选择 1: 表示 ADC 采用内部采样时钟方式 0: 表示 ADC 采用外部采样时钟方式
15	ADC_MEM_MODE	R/W	0	ADC 数据存储方式选择: 0: ADC 数据存储为 FIFO 模式; 1: ADC 数据存储为通道模式;
14:12	SMPL_SETUP	R/W	010	ADC 外部采样时钟方式采样窗口选择 000: 采样建立时间保持 1 个 ADC 时钟周期 001: 采样建立时间保持 2 个 ADC 时钟周期 010: 采样建立时间保持 4 个 ADC 时钟周期 011: 采样建立时间保持 8 个 ADC 时钟周期 100: 采样建立时间保持 16 个 ADC 时钟周期 101: 采样建立时间保持 32 个 ADC 时钟周期 110: 采样建立时间保持 64 个 ADC 时钟周期 111: 采样建立时间保持 128 个 ADC 时钟周期
11	CONT	R/W	0	ADC 采样工作模式 0: 单次采样 1: 连续采样

10:9	AVG	R/W	0	一次启动 ADC 采样取平均次数配置寄存器 00: 1 次采样取平均 01: 2 次采样取平均 10: 4 次采样取平均 11: 8 次采样取平均
8: 0	ADC_CH_SEL	R/W	0	ADC 通道选择寄存器 Bit8~bit0 分别对应通道 8~通道 0。 对应位配置为 1 则表示该通道有效。

ADC_START ADC 启动寄存器 (0x04)

位域	名称	类型	复位值	描述
30: 4	RESERVED	R	0	保留位
3	FIFO_CLR	R/W	0	FIFO 清除使能 0: 禁能 1: 使能 写 1 清 FIFO
2	ADC_SOFT_RESET	R/W	0	ADC 软复位 0 复位有效 在 ADC 使能之后, 启动之前必须要复位一次 ADC
1	ADC_BUSY	R	0	ADC 工作状态 1 表示忙

0	ADC_START	R/W	0	<p>ADC 启动信号</p> <p>0: 禁能 1: 使能</p> <p>该位写 1, 则启动一次转换。可以 ADC_CONT 配合使用</p> <p>若 ADC_CONT 处于单次采样模式, 则该位置 1 后, 将对有效通道依次轮询进行采样转换, 并将转换的数据保存在相应通道的 FIFO 或寄存器中。转换完成后硬件会自动清零。</p> <p>若 ADC_CONT 处于连续采样模式, 则该位置 1 表示启动 ADC 转换, 清零后表示停止 ADC 转换。启动 ADC 转换后, 将对有效通道依次轮询进行采样转换, 并将转换的数据保存在相应通道的 FIFO 或寄存器中。每次转换完成后判断该位是否为 1, 若为 1 则继续转换, 若为 0 则停止转换。</p>
---	-----------	-----	---	--

ADC_IE ADC 中断使能寄存器 (0x08)

位域	名称	类型	复位值	描述
30: 12	RESERVED	R	0	保留位
11	ADC_FIFO_OVF_IE	R/W	0	ADC FIFO 溢出中断使能 0: 禁能 1: 使能
10	ADC_FIFO_HFULL_IE	R/W	0	ADC FIFO 半满中断使能 0: 禁能 1: 使能
9	ADC_FIFO_FULL_IE	R/W	0	ADC FIFO 满中断使能 0: 禁能 1: 使能
8	ADC_CH8_EOC_IE	R/W	0	ADC 通道 8 数据转换完成中断使能 0: 禁能 1: 使能

7	ADC_CH7_ EOC_IE	R/W	0	ADC 通道 7 数据转换完成中断使能 0: 禁能 1: 使能
6	ADC_CH6_ EOC_IE	R/W	0	ADC 通道 6 数据转换完成中断使能 0: 禁能 1: 使能
5	ADC_CH5_ EOC_IE	R/W	0	ADC 通道 5 数据转换完成中断使能 0: 禁能 1: 使能
4	ADC_CH4_ EOC_IE	R/W	0	ADC 通道 4 数据转换完成中断使能 0: 禁能 1: 使能
3	ADC_CH3_ EOC_IE	R/W	0	ADC 通道 3 数据转换完成中断使能 0: 禁能 1: 使能
2	ADC_CH2_ EOC_IE	R/W	0	ADC 通道 2 数据转换完成中断使能 0: 禁能 1: 使能
1	ADC_CH1_ EOC_IE	R/W	0	ADC 通道 1 数据转换完成中断使能 0: 禁能 1: 使能
0	ADC_CH0_ EOC_IE	R/W	0	ADC 通道 0 数据转换完成中断使能 0: 禁能 1: 使能

ADC_IF ADC 中断状态寄存器 (0x0C)

位域	名称	类型	复位值	描述
30: 12	RESERVED	R	0	保留位
11	ADC_FIFO_ OF_IF	R/W	0	ADC FIFO 溢出中断状态 写 1 清零
10	ADC_FIFO_ HFULL_IF	R/W	0	ADC FIFO 半满中断状态 写 1 清零
9	ADC_FIFO_ FULL_IF	R/W	0	ADC FIFO 满中断状态 写 1 清零

8	ADC_CH8_E OC_IF	R/W	0	ADC 通道 8 数据转换完成中断状态 写 1 清零
7	ADC_CH7_E OC_IF	R/W	0	ADC 通道 7 数据转换完成中断状态 写 1 清零
6	ADC_CH6_E OC_IF	R/W	0	ADC 通道 6 数据转换完成中断状态 写 1 清零
5	ADC_CH5_E OC_IF	R/W	0	ADC 通道 5 数据转换完成中断状态 写 1 清零
4	ADC_CH4_E OC_IF	R/W	0	ADC 通道 4 数据转换完成中断状态 写 1 清零
3	ADC_CH3_E OC_IF	R/W	0	ADC 通道 3 数据转换完成中断状态 写 1 清零
2	ADC_CH2_E OC_IF	R/W	0	ADC 通道 2 数据转换完成中断状态 写 1 清零
1	ADC_CH1_E OC_IF	R/W	0	ADC 通道 1 数据转换完成中断状态 写 1 清零
0	ADC_CH0_E OC_IF	R/W	0	ADC 通道 0 数据转换完成中断状态 写 1 清零

ADC_CHx_STAT ADC 通道 0 状态寄存器 (0x10* (x+1))

位域	名称	类型	复位值	描述
30: 2	RESERVE D	R	0	保留位
1	ADC_CH _OV	R	0	ADC 通道 x 数据寄存器溢出标志 读数据寄存器清除
0	ADC_CH _EOC	R	0	ADC 通道 x 数据转换完成标志 1: 表示 ADC 对通道 x 一次采样转换完成 通过向 ADC_IF 对应位写 1 可清零

ADC_CHx_DATA ADC 通道 0 数据寄存器 (0x10* (x+1) + 4)

位域	名称	类型	复位值	描述
30: 16	RESERVE D	R	0	保留位
15:12	ADC_CH _NUM	R	0	ADC 数据对应的通道编号
11:0	ADC_CH _DATA	R	0	ADC 通道 x 数据寄存器 注：溢出后，再次转换的数据会覆盖旧数据

ADC_FIFO_STAT ADC FIFO 状态寄存器 (0xA0)

位域	名称	类型	复位值	描述
30: 8	RESERVED	R	0	保留位
7:4	ADC_FIFO_ LEVEL	R	0	ADC 数据 FIFO 水位
3	ADC_CH_O VF	R	0	ADC 数据 FIFO 溢出标志 1: 表示 FIFO 溢出
2	ADC_FIFO_ EMPTY	R	1	ADC 数据 FIFO 空标志 1: 表示 FIFO 空 0: 表示 FIFO 非空
1	ADC_FIFO_ HFULL	R	0	ADC 数据 FIFO 半满标志 1: 表示 FIFO 半满 0: 表示 FIFO 非半满
0	ADC_FIFO_ FULL	R	0	ADC 数据 FIFO 满标志 1: 表示 FIFO 满 0: 表示 FIFO 非满

ADC_FIFO_DATA ADC FIFO 数据寄存器 (0xA4)

位域	名称	类型	复位值	描述
30: 16	RESERVE D	R	0	保留位
15:12	ADC_FIF O_NUM	R	0	ADC 数据对应的通道编号
11:0	ADC_FIF O_DATA	R	0	ADC 数据 FIFO 寄存器 注：溢出后，再次转换的数据会被丢掉

EXTTRIG_SEL 外部信号触发 ADC 选择寄存器 (0xB0)

位域	名称	类型	复位值	描述
30: 6	Reserve	R	0	保留位
5:0	EXTTRI G_SEL	R/W	0	外部触发 ADC 采样信号选择控制 bit5~bit0：表示分别用于控制 exttrig_in[5:0]是否触发 ADC 的控制位 0 表示无效；1 表示有效 Bit0:PWMPLUS 的 PWMPLUS_TRIG_CFG 寄存器的 TRIG0 选择信号触发 ADC Bit1:PWMPLUS 的 PWMPLUS_TRIG_CFG 寄存器的 TRIG1 选择信号触发 ADC Bit2:PWMPLUS 的 PWMPLUS_TRIG_CFG 寄存器的 TRIG2 选择信号触发 ADC Bit3:PWMPLUS 的 PWMPLUS_TRIG_CFG 寄存器的 TRIG3 选择信号触发 ADC Bit4: TIMPLUS 的 LOW 计数器周期值到达后触发 ADC Bit5: TIMPLUS 的 HIGH 计数器周期值到达后触发 ADC

ADC_CTRL ADC 控制寄存器 (0xE0)

位域	名称	类型	复位值	描述
30: 1	RESERVE D	R	0	保留位

0	IN_VREF P	R/W	1	ADC 内部 vrefp 选择使能 1: 选择内部 vrefp 1.4V 0: 选择外部 verfp
---	--------------	-----	---	--

ADC_CALIB_OFFSET ADC 校准 OFFSET 寄存器 (0xF0)

位域	名称	类型	复位值	描述
30: 17	RESERVE D	R	0	保留位
16	OFFSET_ VALID	R/W	0	OFFSET 数据是否有效
15: 8	RESERVE D	R	0	保留位
7:0	OFFSET	R/W		ADC 数据校准的 OFFSET 值。计算出的 OFFSET 需要存入该寄存器。用于在使用 ADC 时进行校准。

ADC_CALIB_KD ADC 校准 KD 寄存器 (0xF4)

位域	名称	类型	复位值	描述
30: 17	RESERVE D	R	0	保留位
16	KD_VALID	R/W	0	KD 数据是否有效
15: 10	RESERVE D	R	0	保留位
9:0	KD	R/W	0	ADC 数据校准 K 值的小数部分。计算出的 K 值的小数部分需要存入该寄存器。用于在使用 ADC 时进行校准。若 K 大于 1，则符号位为 1，若 K 小于 1，则符号位为 0。

5.17 SPIFLASH_CTRL


5.17.1 概述

该模块为片外 SPIFLASH 控制器，其位于 CPU 和片外 SPIFLASH 之间，通过 CPU 的读、写、擦操作实现对 SPIFLASH 的读操作、编程操作以及擦操作等。

5.17.2 特性

- 外置 FLASH 的时钟分频可选系统时钟的 1、2、4、8 分频
- 支持单线、两线、四线方式读操作
- 支持单线、两线、四线方式写操作
- 支持 PAGE ERASE 和 SECTOR ERASE 两种擦除命令
- 支持进入和退出 deep power down
- 可以通过两种方式对 FLASH 进行读操作

5.17.3 模块结构框图



5.17.4 功能描述

页编程命令操作流程

该流程包括 PP、DPP 和 QPP 三种：

- 1) 配置 CMD 为 PP、DPP 或 QPP；
- 2) 配置 SPIF_ADDR，将待编程的初始地址保存到 SPIF_ADDR 中；
- 3) 写 SPIF_DATA，将第一个编程数据保存到 SPIF_DATA 中；
- 4) 将 START_EN 置 1，启动页编程操作；
- 5) 判断 PROG_DATA_VALID 是否为 1，为 1 则说明 SPIF_DATA 还有待编程数据，为 0 则可以写入下一个编程数据；
- 6) 返回第五步，直到将待编程数据全部写入 SPIF_DATA 中；
- 7) 将 PROG_PREDATA_END 置 1，启动片外 FLASH 编程操作；
- 8) 通过 RDSR 命令，判读 WIP 是否为 0，如果为 0，则表示编程未结束，如果未 1，则表

示编程结束。

APB 读命令操作流程

该流程包括 READ、2READ 和 4READ 三种：

- 1) 配置 CMD 为 READ、2READ 或 4READ；
- 2) 配置 SPIF_ADDR，将读初始地址保存到 SPIF_ADDR 中；
- 3) 将 START_EN 置 1，启动片外 FLASH 读操作；
- 4) 判断 BUSY 是否为 0，为 1 则说明 SPIF 控制器正处于读操作过程中，还未完成读操作；
为 0 则表示读操作完成，可以读出数据；
- 5) 读 SPIF_DATA 寄存器，读出 4 字节数据；

其它命令操作流程

该流程包括除编程命令和读命令外的其它命令操作：

- 1) 配置 CMD 为相应命令；
- 2) 根据不同命令要求，配置 SPIF_ADDR，将所需地址保存到 SPIF_ADDR 中；
- 3) 根据不同命令要求，配置 SPIF_DATA，将所需数据保存到 SPIF_DATA 中；
- 4) 将 START_EN 置 1，启动当前命令操作；
- 5) 判断 BUSY 是否为 0，为 1 则说明 SPIF 控制器正处于当前操作过程中，还未完成操作；
为 0 则表示当前操作已完成；
- 6) 如果需要则可通过 SPIF_DATA 寄存器读出所需要数据；

5.17.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
SPIF_CTRL BASE: 0x4006F000					
SPIF_CFG	0x00	32	R/W	0	配置寄存器
SPIF_ADDR	0x04	32	R/W	0	地址寄存器
SPIF_WDATA	0x08	32	R/W	0	写数据寄存器

SPIF_RDATA	0x0C	32	R	0	读数据寄存器
SPIF_START	0x10	32	R/W	0	启动寄存器
SPIF_ST	0x14	32	R	0	状态寄存器

5.17.6 寄存器描述

SPIF_CFG 配置寄存器 0x00

位域	名称	类型	复位值	描述
31: 9	RESERVED	R	0	保留位

8: 4	CMD	R/W	0	命令码配置。所有的命令操作都必须在 RAM 中执行。 0x00: Write Enable (06) 0x01: Write Disable (04) 0x02: Deep Power-Down (B9) 0x03: Release From Deep Power-Down (AB) 0x04: Read Electronic Manufacturer & Device ID (90) 0x05: Read Identification (9F) 0x06: Write Status Register (01) 0x07: Read Status Register L (05) 0x08: Read Status Register H (35) 0x09: Page Erase (81) 0x0A: Sector Erase (20) 0x0B: Page Program (02) 0x0C: Dual Page Program (A2) 0x0D: Quad Page Program (32) 0x0E: Read (具体哪种读指令由 RD_MD 确定) 其它: 保留
3: 2	RD_MD	R/W	0x0	读模式配置。只能在 FLASH 不工作的情况下修改此位。 00: 单线读模式 (对应命令 03) 01: 2 线读模式 (对应命令 BB) 10: 4 线读模式 (对应命令 EB)
1: 0	SCLK_DIV	R/W	0x01	外置 FLASH 的 SCLK 时钟分频控制。只能在 FLASH 不工作的情况下修改此位。 00: SCLK 为系统时钟频率的 1/8; 01: SCLK 为系统时钟频率的 1/4; 10: SCLK 为系统时钟频率的 1/2; 11: SCLK 为系统时钟频率的 1/1;

SPIF_ADDR 地址寄存器 0x04

位域	名称	类型	复位值	描述
31: 18	RESERVED	R	0	保留位

17: 0	ADDR	R/W	0	<p>SPIFLASH 地址寄存器。编程操作时表示编程的起始地址，寄存器读操作时表示读地址。</p> <p>按照字节为单位进行操作。</p> <p>即：</p> <p>该地址为 0，表示 SPIFLASH 的第一个字的地址；</p> <p>该地址为 1，表示 SPIFLASH 的第二个字的地址；</p> <p>以此类推。</p>
-------	------	-----	---	---

SPIF_WDATA 写数据寄存器 0x08

位域	名称	类型	复位值	描述
31: 0	WDATA	R/W	0	<p>写数据寄存器</p> <p>根据不同命令操作要求，通过该寄存器写入所需要的数据；</p> <p>编程操作时，通过该寄存器写入待编程进入 SPIFLASH 的数据，可进行连续编程。</p> <p>注：最低字节写入 WDATA[7:0]，次低字节写入 WDATA[15:8]，次高字节写入 WDATA[23:16]，最高字节写入 WDATA[31:24]</p>

SPIF_RDATA 读数据寄存器 0x0C

位域	名称	类型	复位值	描述
31: 0	RDATA	R	0	<p>读数据寄存器</p> <p>根据不同命令操作要求，通过该寄存器可以读出所需要的数据；</p> <p>注：若读出的数据为 1 个字节，则占用 RDATA [7:0]；</p> <p>如果读出数据为 2 个字节，则第一个字节占用 RDATA [7:0]，第二个字节占用 RDATA[15:8]；以此类推。</p>

SPIF_START 启动寄存器 0x10

位域	名称	类型	复位值	描述
----	----	----	-----	----

31: 2	RESERVED	R	0	保留位
1	PROG_PREDATA_END	R/W	0	页编程操作预置数结束控制位 在启动编程操作前需要将 START_EN 位写 1，启动页编程操作。在此阶段可以向 DATA 寄存器中写入待编程的数据，最多写入 64 个字（即 256 字节）。将待编程数据写完后，再将该位置为 1，表示待编程数据已填充完毕，可将待编程数据写入 FLASH 中。 该位自动清零。
0	START_EN	R/W	0	命令启动控制位 将该位写 1，则启动 CMD 配置的命令。 当前命令操作完成该寄存器自动清零。

SPIF_ST 状态寄存器 0x14

位域	名称	类型	复位值	描述
31: 1	RESERVED	R	0	保留位
1	PROG_DATA_VALID	R	0	编程命令操作时，数据寄存器有效标志位 0：表示编程命令操作时，数据寄存器没有有效数据。此时数据寄存器可以写入新数据； 1：表示编程命令操作时，数据寄存器中还有数据未发送给 SPIFLASH，不能写入新数据；
0	BUSY	R	0	控制器忙标志 为 1 则表示控制器正在进行当前命令操作过程中。

5.18 CACHE 控制器

5.18.1 概述

CACHE 控制器位于 CPU 和程序 RAM 之间。将慢速程序存储器中的数据，通过 CACHE 算法映射到程序 RAM，CPU 可以直接读取程序 RAM 中的数据，从而实现 CPU 的取指过程。

通过该模块可以使 CPU 以较低的代价，获得较大的可执行代码空间，提高代码执行效率。

5.18.2 特性

- 预取功能：预先将指定 OTP 的数据填充到 CACHE RAM LINE 中，并将该 LINE 设置为锁定状态，不允许硬件在动态替换时对其换出。
- 解锁功能：将处于锁定状态的 LINE 进行解锁，允许硬件在动态替换时对其换出。
- CACHE 缓存 RAM 大小为 1KBytes：共有 32 个 LINE，每个 LINE 的深度为 32 字节。
- CACHE 的寻址空间大小固定为 64KBytes。
- 预取和解锁之前需要把中断关掉。预取和解锁完成后再打开中断。
- 预取和解锁的程序必须放在 RAM 中执行。

5.18.3 模块结构框图

5.18.4 功能描述

5.18.5 寄存器映射

名称	偏移量	位宽	类型	复位值	描述
CACHE	BASE: 0x40002000				

CACHE_CFG	0x00	32	R/W	1	CACHE 配置寄存器
PF_CTRL	0x04	32	R/W	0	预取控制寄存器

5.18.6 寄存器描述

CACHE_CFG CACHE 配置寄存器 (0x00)

位域	名称	类型	复位值	描述
30: 2	RESERVED	R	0	保留位
1	IDLE	R	0	为 1 表示当前 CACHE 处于空闲状态。既没有发生 MISS，也没有处于填充或预取状态。
0	RESET	R/W	4'h8	复位信号，用于复位 CACHE 模块内的所有寄存器。 高有效 在复位 CACHE 模块前，必须查询 IDLE，直到其为 1，表明目前没有在从 FLASH 取数。否则，复位 CACHE，但相应的 FLASH 控制器和 FLASH 的状态却没有复位，会造成取指错误。 写 RESET 寄存器的程序必须在 RAM 或 ROM 里面执行，不能在 CACHE 里面。否则如果 CACHE 正在从 FLASH 取指，复位 CACHE 可能导致 FLASH 控制器状态错误。

PF_CTRL 预取控制寄存器 (0x04)

位域	名称	类型	复位值	描述
31:15	RESERVED	R	0	保留位
14:4	PR_ADDR	RW	0	需要预取时，表示预取空间的基地址。基地址要 Line 对齐。
3:2	RESERVED	R	0	保留位

1	UNLOC	RW	0	<p>预取的空间 UNLOCK 配置寄存器。</p> <p>预取启动后，若该位为 1，则预取后，对应的 LINE 处于 UNLOCK 状态，可以在动态替换时对其换出。</p>
0	PF_START	RW	0	<p>预取启动位。</p> <p>向该位写 1 后，启动预取操作，预取结束后，硬件自动清零。</p> <p>预取的 LINE 完成预取后为锁定状态，则不允许硬件在动态替换时对其换出。</p> <p>需要对已锁定的 line 进行解锁，则只能重新对该预取空间的基地址重新执行预取操作并且将 UNLOCK 配置为 1。</p> <p>注 1：预取锁定和解锁的程序必须放在 RAM 中执行；</p> <p>注 2：预取锁定和解锁时芯片所有中断必须关闭，完成后才可以打开中断。</p>